rms phase jitter是由phase noise integration得来的，取决于integration bandwidth(这个bandwidth不同于PLL的BW），常用的是从10KHz-20MHz，这个rms phase jitter指的是clock相对于理想clock的偏差。cycle to cycle jitter 没有具体的换算公式，但通常来说>一倍 peak to peak phase jitter , 小于两倍 peak to peak phase jitter, 因为cycle to cycle主要取决与高频的phase noise, 低频的phase noise 不会影响cycle to cycle phase noise. 话说回来，cycle to cycle jitter还是一个时域的测量，所以最好在时域里测。
frequency 50ppm关系到时钟的 accuracy, phase noise 看的则是stability,不完全一样但也有关联。close in phase noise基本也可以看做是accuracy deviation了。这个取决与你的PLL的reference clock, 一般来说crystal oscillator应该50ppm没有问题，当然还要考虑 temperature drift, time drift等等，一般crystal oscillator datasheet都有写。
