EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 电源到地的钳位管的设计 [打印本页]

作者: ailian_0001 时间: 2015-3-31 11:43
标题: 电源到地的钳位管的设计
在进行芯片的ESD设计过程中，通常会在电源和地之间加一些NMOS用作电源到地的静电泄放通路，为什么这种管子要按照源和漏（孔到多晶的间距比较大）都能耐ESD的规则来设计呢？

作者: albertyin 时间: 2015-3-31 15:13
实际上地一侧可以较小.

作者: crazyboy 时间: 2015-4-1 21:56
你要用来做ESD保护就必须这么干，常规画法遇到ESD EVENT 很容易被打死。

作者: jeffej 时间: 2015-4-2 19:35
for ESD protect !!!

作者: ailian_0001 时间: 2015-4-13 17:21
我想了想，是不是这样的，当电源引脚接地时，地引脚悬空时，释放到地引脚的静电要通过电源与地之间的钳位管放电，这时地引脚的那一端也要耐压，所以，两端都需要按照两端耐压的方式进行设计，不知道对不对，欢迎大家指正

作者: hehuachangkai 时间: 2015-4-15 18:53
正负压都要打ESD的原因吧

作者: marsedes 时间: 2015-5-5 10:26
( , 下载次数: 172 ) 如果你这是单纯的加NMOS管来的话就就得按照ESD的规则来........但是一般的不会只单纯的加NMOS效果不一定好....我们会做一个简单的clamp电路...我们希望在一定的时间内后面的管子在同时间打开这样对ESD的泄放效果更好......同时这个时候后面的Nmos管这个时候就可以不用ESD规则来做了........这样就面积相对一定的时候就可以放更多的NMOS 这样泄放的效果就更好........ ( , 下载次数: 189 )

作者: marsedes 时间: 2015-5-5 10:29
补充一下要是对电源打负压对地打正压的时候还是要加二极管的 ......这个时候就会走二极管，同事所有的井对地就是二极管.........

作者: semico_ljj 时间: 2015-5-25 21:10

作者: amy_123 时间: 2015-7-23 10:25
学习了。

作者: jian1712 时间: 2015-7-23 17:50
回复 1# ailian_0001
1.ESD防护器件有很多种：Diode/NPN/GGNMOS/GCNMOS/SCR/RC+INV+NMOS等等(当然还有类似的PMOS),针对不同的器件Layout的处理方式也不一样2.你所说的版图处理方式多见于GGNMOS/GCNMOS, SCR也会这么做，我们会故意把drain/source contact to gate spacing拉大，带有salicide的工艺还会在drain区域把salicide的deposition block掉, 这样做的目的是为了在drain端加入一段diffusion电租(这个家伙叫Ballast resistor)用以改善ESD器件的导通均匀性，同时ESD器件本身也需要有足够扩散面积来耗散ESD发生时带来的power.

拙见，欢迎指正，谢谢

作者: hehuachangkai 时间: 2015-7-31 17:31
这个距离会产生衬底寄生电阻，从而产生寄生bjt导通需要的vb，使寄生的bjt更快速的导通。同时，漏端孔要多，面积要大，保证雪崩尽快发生。

作者: 我力可 时间: 2015-8-15 15:43
路过！！

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)