EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: hspice的layout [打印本页]

作者: hehuiheng 时间: 2015-3-31 11:17
标题: hspice的layout
芯片设计时一般是画好电路图后做layout还是直接画layout图啊？

作者: hszgl 时间: 2015-4-1 02:47
首先我没见过hspice能做layout，另外不知道电路还没设计你做的是什么layout？

作者: hehuiheng 时间: 2015-4-3 09:32
回复 2# hszgl

有点晕，本人小白，请见谅。这边研究室用cadence，layout不是也带电路的各种元件么？现在是把一推电路缩进一个芯片，大概流程能说下么，芯片设计的流程?反正仿真都是选hspice那项。

作者: yuzhi 时间: 2015-4-3 15:54
xuexi d

作者: hszgl 时间: 2015-4-3 16:26
回复 3# hehuiheng

hspice是synopsys公司出的仿真工具，candence只是挂上了接口，版图是用vituoso完成的。

作者: semico_ljj 时间: 2015-4-3 16:46
回复 3# hehuiheng

基本流程都不知道，还怎么去做layout？

作者: hszgl 时间: 2015-4-3 16:52
回复 6# semico_ljj

别太激动前辈，这位大概是本科生刚开始做毕设。

作者: danglang 时间: 2015-4-3 18:07
本科生做毕设都知道eetop了。我毕设那会儿就知道对着课本抄书了。。。。。。。

作者: peterlin2010 时间: 2015-4-3 18:25
design -> schematic entry -> sim (hspice /spectre ... ) -> check -> layout (virtuoso/ laker ...) -> lvs/drc -> extract lpe -> post_sim -> check design

schematic entry
ecs /ams
adp
composer
sedit
viewdraw

sim tool
many many
eldo
hspice
spectre
smartspice

fast spice
hsim
adit
spectre turbo
finesim
xa spice

作者: hszgl 时间: 2015-4-3 18:32
回复 9# peterlin2010

前辈，关于有没有必要开一个“新材料与新器件”板块，能否给点意见？

作者: peterlin2010 时间: 2015-4-3 20:55
板主自己訂 ..

新材料与新器件應該算半導體工藝只是
EETOP 把工藝跟 package 混一起
集成电路生产/封装/工艺
很怪

process工艺 and package封装
本就兩個不同層次

作者: hehuiheng 时间: 2015-4-4 14:00
回复 10# hszgl
唉主要是这边工具书都是英文的看不太懂啊，原来都是用单片机，现在弄芯片的得从头学起啊。。

作者: hehuiheng 时间: 2015-4-4 14:03
回复 6# semico_ljj

的确不太懂！有没有推荐的教材啊，只用hspice的。。

作者: hszgl 时间: 2015-4-5 10:45
回复 11# peterlin2010

谢谢前辈～阁下看法我会认真考虑，也和坛主反馈下～

作者: hszgl 时间: 2015-4-5 10:45
回复 12# hehuiheng

先看下集成电路的基本概念吧…

作者: hehuiheng 时间: 2015-4-6 11:16
回复 15# hszgl

电路当然懂些啦。。软件不太会

作者: hszgl 时间: 2015-4-6 20:49
本帖最后由 hszgl 于 2015-4-6 20:55 编辑

回复 16# hehuiheng

是集成电路，不是电路。集成电路的概念还包括版图、工艺等。先看下微电子学，版图的艺术，cmos模拟集成电路设计，hspice应用手册等等。

作者: semico_ljj 时间: 2015-4-6 21:27
回复 10# hszgl

这个支持！不过版内了解这一块的还真的很少！

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)