EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 关于dft scan chain [打印本页]

作者: ljjbunny 时间: 2015-3-9 14:25
标题: 关于dft scan chain
这个是个MPW的项目，一部分port是通过IO连出去，另一部分port直接和模拟连在一起（模拟的部分是被空出来，最后合到一起，所以会出现这些没有io的port），没有IO，相当于芯片内部的pin，我要在数字部分做scan chain，不知道怎么告诉工具忽略掉那些和模拟相连的pin，所以我就直接改了spf，把模拟的pin删掉。结果在tmax读spf的时候报了下面这些drc：
miscounted items (Force primary inputs has 49 values instead of 94 in procedure "allclock_launch_capture")
miscounted items (Measure primary outputs has 37 values instead of 253 in procedure "allclock_launch_capture")
...

(49,37是io的输入输出个数，94,253是所有的port数)

想请教下高手，这种情况该怎么做呢?

作者: kulong168 时间: 2015-3-9 14:25
你不用在spf中删除那些信号，直接在tmax脚本中用命令:
add_net_connections tiex pin_name
或
add_pi_constraints X port_name
就可以了。

如果哪些数模接口的pin也是你tmax所调用的top module的port，就用add_pi_constraints那条命令

作者: ljjbunny 时间: 2015-3-10 09:48
肿么没有人回复呀？

作者: ljjbunny 时间: 2015-3-18 16:11
回复 2# kulong168

后来我自己找到这个命令了，不过还是谢谢你的回答

作者: fangwang85 时间: 2019-1-9 09:50
回复 2# kulong168

你好，我的设计跟楼主情况一样，在tmax推pattern的时候，我用了add_pi_constraint x port_name
,在最后生成的pattern中,chain test前有个 "precondition all singals" : C{"_pi" = \r 33 0 ;"_po" = \r 160 x }的判断条件，我的疑问是pi不能全部bounding出来，无法全部赋值为0，这个影响最后ATE灌入pattern吗，谢谢了

作者: fangwang85 时间: 2019-1-10 14:34
回复 2# kulong168

你好，请教一个问题，add_pi_constraint x port_name,在后仿真的时候，有x传到SO，如果我改成add_pi_constraint 0 port_name，那么就没有问题？

作者: fangwang85 时间: 2019-1-20 21:47
回复 3# ljjbunny

你好，我的设计跟你描述的一样，用add_pi_constraint x mask掉 input端口，但是parallel pattern仿真出现了expr = 0, got =x .我想请教下vcs在仿真这个设计的时候，需要做什么特别的设置吗？谢谢

作者: wwwwwjia 时间: 2025-1-11 20:56

fangwang85 发表于 2019-1-20 21:47
回复 3# ljjbunny

你好，我也出现了这样的问题，请问你知道是什么原因了吗？谢谢

作者: jinfeier 时间: 2025-1-16 15:23

fangwang85 发表于 2019-1-10 14:34
回复 2# kulong168

请问对于数模混合电路，对于数字的所有输入pin都是内部信号，来自模拟电路，那么推pattern时需要在tmax中设置add_pin_constrain x port_name？为什么进行该操作，我做的项目中没有管这些端口，也正常推pattern了呢

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)