EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 关于高速SAR ADC 参考电压 banding 寄生电感的问题 [打印本页]

作者: htc072201007 时间: 2014-9-18 14:36
标题: 关于高速SAR ADC 参考电压 banding 寄生电感的问题
在高速sar adc 设计 12bit 50Msps 内部环路延时约1ns
在仿真时带上绑定线的寄生电感4nH时参考电压的建立时间1ns根本就不够；在vref 上加80p的电容也扛不住；请问大神些有没有人遇到高同样的问题
能否指点迷津；做高速sar ADC 别人会遇到这样的一个问题；

现在第一版中在vref上加了几欧的电阻和80p左右的RC组成滤波网络；虽然在仿真中动态性能没有太大的变话；但是实际测试效果不是很理想现在只有10.6bit的样子；现在想改版但是目前没有一个好的解决办法；求高手解答

作者: dtt0000 时间: 2014-9-18 15:49
片上产生reference

作者: htc072201007 时间: 2014-9-18 15:54
回复 2# dtt0000

要外挂电容都会遇到绑定线的问题，如果buffer不外挂电容的话设计难点不低于ADC的设计；

作者: dtt0000 时间: 2014-9-19 09:26

回复 dtt0000

要外挂电容都会遇到绑定线的问题，如果buffer不外挂电容的话设计难点不低于ADC的设计；
htc072201007 发表于 2014-9-18 15:54

登录/注册后可看大图

SAR + 片上buffer，很常见；对于高速的SAR来说，除非设计上有redundency，或者是ADI那篇14bit SAR里面的方法，否则bonding效应和DAC的settling都会要求片上的高功耗的buffer；

不知道为什么你会觉得“buffer不外挂电容的话设计难点不低于ADC的设计”。

作者: htc072201007 时间: 2014-9-19 15:43
回复 4# dtt0000

dtt0000 你好！我SAR ADC 有一部分的冗余；但是也扛不住！只能有一定的缓解！我SAR ADC 功耗约为6mw 在片上做一个满足要求的buffer功耗对于我来讲是不能接受的！请问你说ADI的那篇文章！能否分享一下！谢谢

作者: dtt0000 时间: 2014-9-20 21:24
回复 5# htc072201007

作者: fingerll 时间: 2015-8-11 16:44
遇到同样的问题

作者: jeffej 时间: 2015-8-12 09:03
关于高速SAR ADC 参考电压

作者: phononwang 时间: 2016-3-23 01:09
感謝分享

作者: fwutsairlin 时间: 2016-7-5 17:17
thank you

作者: 雨丝 时间: 2016-7-6 16:38
加冗余位啊！可以容忍建立误差。

作者: ralphtwtw 时间: 2016-8-11 16:21
ADI的那篇文章

作者: tigerclever 时间: 2016-8-11 16:33
回复 6# dtt0000

谢谢分享

作者: 老公 时间: 2016-10-17 15:00
thank you

作者: reochan00 时间: 2016-11-29 19:07
关注问题

作者: lccchc 时间: 2016-11-30 10:36
楼主，你sar有做校准的么？

作者: Minibaby 时间: 2016-12-6 22:34
高速参考电压，ADI的牛人

作者: zls8874 时间: 2016-12-7 14:15
kankan

作者: juncy_c 时间: 2017-2-8 18:41
谢谢分享

作者: bright_pan 时间: 2017-2-10 15:52
12bit the testing result ENOB is 10.6bit, I think the result is
already very good.

The testing SMPS is how fast, 50M?

作者: bright_pan 时间: 2017-2-10 15:56
回复 1# htc072201007

而且这个本来就是折中的，你的片上VREF buffer如果要能有很快的反应速度，补充电荷让saradc很快建立，就需要很大的功耗；或者就是足够大的电容补充电荷。

电容大肯定就buffer带宽小了。

上次版上有人发了MTK liu-chunlin的那个结果，buffer, source follow的，12bit 200M
nm工艺，也是冗余电容的。你可以考虑做这样一个200M的，然后数字逻辑做4次average
输出，可能结果更好。如果你一定要追求高精度的话。

作者: wjx197733 时间: 2017-2-10 17:01
8位50MHz倒是做过，12位50MHz我就不敢高攀了。楼主能分享一下比较器的结构吗？

作者: wushangkeji 时间: 2017-2-25 13:46
多谢多谢受教了

作者: peterlin2010 时间: 2017-2-25 14:35

回复 htc072201007

而且这个本来就是折中的，你的片上VREF buffer如果要能有很快的反应速度，补充电荷让saradc很快建立，就需要很大的功耗；或者就是足够大的电容补充电荷。

电容大肯定就buffer带宽小了。

上次版上有人发了MTK liu-chunlin的那个结果，buffer, source follow的，12bit 200M
nm工艺，也是冗余电容的。你可以考虑做这样一个200M的，然后数字逻辑做4次average
输出，可能结果更好。如果你一定要追求高精度的话。..
bright_pan 发表于 2017-2-10 15:56

登录/注册后可看大图

MTK liu-chunlin的那个结果 ?

先前 CC liu
http://bbs.eetop.cn/thread-585673-1-1.html

10 bit 320M Low-Cost SAR ADC IEEE 802.11ac 20nm

作者: QQben 时间: 2017-3-28 14:17
谢谢分享

作者: QQben 时间: 2017-3-28 14:18
谢谢分享

作者: 吴宵 时间: 2017-6-14 09:32
thankyou

作者: happywith123us 时间: 2017-7-10 10:27
谢谢分享

作者: rficcn 时间: 2017-7-15 04:51
谢谢分享

作者: tangsd 时间: 2017-7-18 16:23
thank you for sharing

作者: fuluming 时间: 2017-7-19 20:10
做SAR ADC的都会遇到这个问题

作者: 模拟生活吧 时间: 2017-7-20 10:14
谢谢分享

作者: lcfly365 时间: 2017-7-20 13:55
对于没有任何error correction的高速高精度的SAR，目前reference的解决方案就是片上buffer或者是加非常多的电容（80pF太少了,12位的话至少是几百pF, 接近nF).....
如果有redundancy的话，不需要80p电容这么大的...你可以看看ref的瞬态响应，用尽量少的电容让他不会overdamp就好。当然啦，设计redundancy时要考虑能包含建立时间造成的error。

作者: QQben 时间: 2017-7-20 17:41
谢谢分享

作者: fuluming 时间: 2017-8-30 17:11
看看分享的文章

作者: jeffej 时间: 2017-12-4 10:04
关于高速SAR ADC 参考电压 banding 寄生电感的问题

作者: zmnju 时间: 2018-3-8 21:12
我也困然这样的问题

作者: microuser 时间: 2018-3-15 17:26
谢谢分享

作者: Albert潮 时间: 2018-11-18 12:55
看一看

作者: edwardk 时间: 2018-12-2 10:06
学习中。。。。。。。。。

作者: kayd 时间: 2019-1-1 22:32
回复 12# ralphtwtw

请教ADI的哪篇文章是讲high speed reference buffer的？

作者: Andy126 时间: 2019-1-2 19:25

作者: yimei_018 时间: 2019-1-2 22:53
谢谢热心网友

作者: 梧叶飘黄 时间: 2019-1-28 18:35
Most Significant Bit

作者: bayvoice 时间: 2019-1-31 09:08
on-chip openloop buffer + kick compensation

作者: alhoceima111 时间: 2019-5-22 13:00
thanks

作者: surezj 时间: 2019-7-17 16:37

dtt0000 发表于 2014-9-20 21:24
回复 5# htc072201007

mark了！！！！！！！！！

作者: surezj 时间: 2019-7-17 16:38

peterlin2010 发表于 2017-2-25 14:35
MTK liu-chunlin的那个结果 ?

先前 CC liu

mark！！！！！

作者: viag 时间: 2019-10-1 14:58
学习ing

作者: asdsda 时间: 2020-2-25 16:10
用电源和地做参考不好吗？

作者: asdsda 时间: 2020-2-25 16:16

lcfly365 发表于 2017-7-20 13:55
对于没有任何error correction的高速高精度的SAR，目前reference的解决方案就是片上buffer或者是加非常多的 ...

请问下，最后一句话就是设计的时候我的建立时间造成的误差（假如10%），我设计的冗余就要cover我这个误差（10%），或者更多？

作者: lcfly365 时间: 2020-3-3 03:16

asdsda 发表于 2020-2-25 16:16
请问下，最后一句话就是设计的时候我的建立时间造成的误差（假如10%），我设计的冗余就要cover我这个误差 ...

是的....设计的redundancy 应该要cover更多.....

有时间的话可以看看这个 https://ieeexplore.ieee.org/document/8439075

作者: zhcwoniu 时间: 2020-9-14 15:46
值得学习！！！

作者: doom2011 时间: 2020-9-18 23:53
非常感谢

作者: 2013102063 时间: 2021-1-13 11:07
你好，请问一下是参考VREFP和参考地VREFN都串阻吗？我也遇到这个问题了

作者: SEU_Bear 时间: 2024-10-24 12:58

lcfly365 发表于 2017-7-20 13:55
对于没有任何error correction的高速高精度的SAR，目前reference的解决方案就是片上buffer或者是加非常多的 ...

请教下，冗余可以cover的建立误差范围怎么考虑，仿真如何验证得到？

作者: SEU_Bear 时间: 2024-10-24 13:01

2013102063 发表于 2021-1-13 11:07
你好，请问一下是参考VREFP和参考地VREFN都串阻吗？我也遇到这个问题了

如果串阻，抵消bond线电感的影响，这个电阻上的IR Drop是能接受的吗？

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)