EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 弱弱的问一句：TSMC 的VIAEXCL layer 是什么？ [打印本页]

作者: ShiningShining 时间: 2014-8-1 09:30
标题: 弱弱的问一句：TSMC 的VIAEXCL layer 是什么？
求教：如题，TSMC 的VIAEXCL layer 是什么？

作者: Rucas 时间: 2014-8-1 10:27
没用过TSMC的工艺，你可以查F提供的文档啊，应该有介绍的。

作者: ewavesam 时间: 2014-8-1 10:39
如果我没记错，这种layer是不让via跑DFM

作者: icfbicfb 时间: 2014-8-1 10:52
dummy via blockage ，在40nm 下才有，

以前65nm的时候是DMEXCLU，即dummy metal exclusion area ，

40nm以下，连dummy via也要加了，因此需要一些dummy via exclusion layer，

作者: 939903347 时间: 2014-8-1 11:41
4楼正解。

作者: ShiningShining 时间: 2014-8-1 11:50
回复 3# ewavesam

对LVS有影响吗？

作者: ShiningShining 时间: 2014-8-1 11:52
回复 4# icfbicfb

我用的tsmc18rf, 是不是就不需要加这个layer?

作者: 939903347 时间: 2014-8-1 12:09
一般來說dummy都是工具撒出来的，在你不想撒dummy的地方盖DMEXCLU或Dummy via，dummy via 是可以造成短路的，但是不同于一般的VIA，会有包金属，Dummy Via只是孔，没有金属，不过一般在相邻两层金属之间才会撒出来dummy via。一般不手动补Dummy via，就不太可可能影响LVS，除非在不同底层分别撒dummy，然后你又在底层Block上面走线。

作者: icfbicfb 时间: 2014-8-1 13:44
ignore吧，。18um肯定不加dummy via的，不用画

作者: ShiningShining 时间: 2014-8-1 14:45
回复 8# 939903347

说的很详细，谢谢你~

作者: ShiningShining 时间: 2014-8-1 14:46
回复 9# icfbicfb

谢谢。

作者: abull6688 时间: 2020-11-16 16:33
解释正确。我正在找一些层的定义呢

作者: a52030999 时间: 2020-11-18 09:06
學習了 . 謝謝

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)