EETOP 创芯网论坛 (原名:电子顶级开发网)

标题: 关于零极点及环路稳定性的问题 [打印本页]

作者: OPAMPS    时间: 2014-7-3 10:20
标题: 关于零极点及环路稳定性的问题
本帖最后由 OPAMPS 于 2014-7-3 10:21 编辑

在做一款LDO电路时,仿出了以下的波特图:

( , 下载次数: 371 )



我以前的理解:只要在波特图上满足相位裕度和增益裕度的要求,环路就应该是稳定的。
但是在做对应瞬态仿真时,会出现振荡。

请教一下如何从零极点的角度,通过波特图表现出来的特性来解释为什么会出现振荡。
还有就是在单位增益带宽以外的零极点(尤其是右半平面零点)在分析环路稳定性时是否可以忽略?
作者: kwankwaner    时间: 2014-7-3 11:13
波特图是非充分必要条件,不过你确定是振荡吗,长时间的tran最后没有收敛吗
作者: OPAMPS    时间: 2014-7-3 11:27
本帖最后由 OPAMPS 于 2014-7-3 11:38 编辑

回复 2# kwankwaner


多谢回复。现在可以确认是振荡,我仿真了10mS,得到的波形是在输出直流点上叠加了一个频率为435KHz的交流信号,是等幅振荡,并没有衰减。

如果波特图是非充分、必要条件,那么判断稳定性就只能看瞬态仿真的结果了?


这样的话,我就感觉没有方向了,不知道从哪个地方入手来改善稳定性。
就比如我现在这个问题,应该从哪个方向来解决问题?





作者: kwankwaner    时间: 2014-7-3 11:50
回复 3# OPAMPS


    最好把电路细节贴出来好分析
作者: hezudao    时间: 2014-7-3 13:56
你把点取得再多一点,波形很恶心,另外扫描reference电压看看pm gm,最后看看在tran下是不是有transistor off什么的,要学会自己debug,这种general 的问题,很难回答
作者: dogabu    时间: 2014-7-3 14:14
你说的信息不够
瞬态仿真是怎么样的激励?瞬态仿真的的时候, 有没有改变你的静态工作点?
作者: kdyldw    时间: 2014-7-3 14:18
你把仿真精度调高点,仿真看看
增益曲线400K那个小尖尖会不会窜上去,高过0dB就震了。
作者: OPAMPS    时间: 2014-7-3 15:53
本帖最后由 OPAMPS 于 2014-7-3 16:40 编辑

回复 4# kwankwaner


电路结构如下图:
( , 下载次数: 340 )
这个电路在不同负载情况下输出极点是不同的,但是我没有做零极点跟踪电路,我希望可以通过米勒补偿把所有的情况都能覆盖到。
为了使轻载的情况稳定,我加的补偿电容比较大,然后在负载电流比较大的时候就出现了我提到的问题。

我在做推导的时候,进行了大量的近似,尤其是没有考虑(右半平面)零点的影响。
作者: OPAMPS    时间: 2014-7-3 16:15
回复 5# hezudao
多谢您的回复。

我发这个求助帖的初衷是因为我在做STB仿真时就发现Loop Gain Phase往上翘的现象,但是这个频率是高于环路的单位增益带宽的,我就和同事讨论了一下这种现象会不会造成环路不稳定,大家没有形成共识。
我看了一些资料,上面说到如果右半平面零点频率很高,可以不考虑它对相位裕度的影响(我之前也是倾向这种观点)。

后来做瞬态仿真的时候,确实发现了振荡现象。这说明在满足相位裕度(增益裕度也满足)的情况下,环路还是可能振荡,这个就和我之前的认知有点矛盾,所以发上来请大家讨论一下。

很感谢您帮我指出了需要考虑的方向及方法。
作者: OPAMPS    时间: 2014-7-3 16:19
回复 6# dogabu

多谢您的回复。


   这是一个LDO环路,我瞬态仿真也只是加了一个上电过程,瞬态的工作点和STB的工作点是一致的。
作者: OPAMPS    时间: 2014-7-3 16:32
回复 7# kdyldw
十分感谢您的回复。
我把仿真精度提高以后,增益曲线也并没有大于0db。
PS: 就算是增益大于0db了,但是此时的Loop   Gain Phase是280度,应该也不会振荡吧。


再PS: 如果我们设计要求相位裕度是60度,那么我们做STB仿真时,Loop Gain Phase在60度到300度之间都可以吧,大家不要嘲笑我的问题白痴
作者: kwankwaner    时间: 2014-7-3 16:50
回复 8# OPAMPS


    静态工作点问题,负载变化后你ac仿真的dc值已经变了,图就应该有变化,因此你现在图上看不出一定会振荡。减小C或者串个电阻。LDO最好做下根轨分析
作者: hezudao    时间: 2014-7-3 16:54
这个电路真快成月经贴了,见过工作了30年都没把这个电路完全搞清楚的。
作者: dogabu    时间: 2014-7-3 17:13
回复 10# OPAMPS


"上电过程" 是指突然加了负载电流么? 如果是的话, 这个至少会影响RL 的数值。如果电流变化比较大, 最后一级电路的gm就会跟着变化

另外楼主的相位图有点奇怪,没有找到右半平面零点, 但是看到至少两个左半平面零点, 怀疑仿真的不对, 或者你断开电路方式不够好(比如电感不够大)
作者: OPAMPS    时间: 2014-7-3 17:16
回复 12# kwankwaner


   我之前可能没有表达清楚,我是对不同的负载情况下分别进行了STB仿真。我传上来的这个图是在重负载情况下的波特图,同时在重负载情况下做瞬态仿真会振荡。
也就是说我的stb仿真和瞬态仿真时在同样的负载情况下,它们的工作点没有变化。
作者: OPAMPS    时间: 2014-7-3 17:24
回复 13# hezudao


   求大神指导!!
作者: kurashi    时间: 2014-7-3 17:29
波特图很奇怪。貌似单位增益带宽后面有两个共轭的右半平面极点,这不科学。是不是你仿真环路的方法有问题?
作者: OPAMPS    时间: 2014-7-3 17:38
回复 14# dogabu

( , 下载次数: 132 )


   我是加的电阻负载,没有开关,一直都连接在输出端。我所说的上电,是指我有一个使能端,我加上了使能的过程。
另外我的仿真是在输出分压电阻和EA输入端之间加一个DC=0,AC=1的电压源进行STB仿真,这样会有问题吗?
另外,如何判断左半平面零点和右半平面零点?自己先羞愧一下,给大家添麻烦了。
作者: sea11038    时间: 2014-7-5 00:53
回复 18# OPAMPS
只在反馈点和EA输入端之间加入你说的交流电压源的话,仿真方法不对吧,是不是还应该在交流电压源与反馈点之间再塞个iprobe才行?
作者: zgln1234    时间: 2014-7-5 10:27
我仿真ac经常是采用分压电阻过一个100t电感到ea输入,然后再ea输入端加ac=1的电源与100t电容串联到地,感觉可能是仿真的问题吧,你再试下,我也是菜鸟.....。
作者: Pokhara    时间: 2014-7-5 22:33
个人觉得是断环点不对,因为补偿电容到EA的输出也相当于是一条反馈环路,若要把所有反馈环路包括进去,应该在LDO的输出点断环,而不是分压电阻那里。
纯属个人理解,不知理解正确与否,请大家指正~
作者: jesseyu    时间: 2014-7-6 17:52
还有一个内环路,需要在仿真时注意。
作者: lionelwait    时间: 2014-7-6 17:59
你的stb仿真的iprobe是放在哪的,是M0的栅极呢,还是调整管的栅极,还是什么地方?
作者: rollstone    时间: 2014-7-6 22:18
看幅频曲线像是复共轭极点的表现, 而相频曲线在这个复共轭极点附近上升了180度,  是不是表示右半平面的复共轭极点?
作者: rollstone    时间: 2014-7-6 22:21
环路稳定性,除了相位裕度以外, 增益裕度也需要考虑, 一般要求增益裕度>10dB
作者: dogabu    时间: 2014-7-7 10:11
本帖最后由 dogabu 于 2014-7-7 10:22 编辑

回复 18# OPAMPS

我说的两个零点主要指的是10k到1Mhz的波形。magnitud波形从下降到平, 到后来的翘起, 这是零点+零点/共轭极点的特性, 再观察相位曲线,从90度上升到270+, 说明这是至少两个左边平面零点的存在, 但是你贴出来的电路是做不出这么多低频率零点。所以怀疑你的仿真出了问题, 或者你用了别的补偿没有贴出来

另外, 你贴得瞬态仿真, 这是一个启动的瞬态仿真, 在启动过程中, 你的电路已经开始震荡了,问题可能是出在启动过程。 就是虽然仿真了最后的状态, 并且稳定了, 但是在你启动电路的过程中, 你的静态工作点一直在变, 可能在某个静态工作点下面, 电路已经不稳定了。
作者: jiang_shuguo    时间: 2014-7-7 11:38
( , 下载次数: 109 )
你把相位冲过180度的搞掉,就不会振荡了。
作者: fang314159    时间: 2014-7-8 17:12
回复 27# jiang_shuguo

可以看我写的一个比较系统的解决这类问题的文件,另外建议你AC仿真的点间隔小些,反正也不费时间。
作者: 羊尾巴    时间: 2014-7-8 19:52
个人觉得LDO的环路稳定性确实是个难题!以前做的时候也有遇到过类似的情况,我当时是相位裕度达到了,可是增益裕度不够,也导致了振荡!关于补偿,我们还要学习得多啊!与楼主共勉……
作者: onepieceligen    时间: 2014-7-9 09:54
回复 28# fang314159


   写的很好,如果没有系统学过电路原理的人,可以看一下。您是学术界的么?
作者: fang314159    时间: 2014-7-10 09:47
回复 30# onepieceligen
我是在工业里做。
我是觉得很多人对这些基本的问题理解不是很全面,包括我身边的人。所以系统的写了着篇文章,特别围绕容易产生误解的地方多做说明。
你看了不知有何见解?

作者: onepieceligen    时间: 2014-7-10 09:59
回复 31# fang314159


   我觉得可以给一些SFG的参考文献,以及控制理论的参考文献。如何用SFG推导出来电路的开环参数,以及如何断开环路的
   还有就是你讲义P16页底部的例子,能不能提供一些细节,比如开环断开环路点,电路的SFG,以及开环参数是如何得到的。是否用SFG会比用小信号快很多?甚至是否和小信号模型得到的结果一致。毕竟SFG和物理断开不一样。

   谢啦
作者: onepieceligen    时间: 2014-7-10 10:32
本帖最后由 onepieceligen 于 2014-7-10 10:35 编辑

回复 31# fang314159

此外,DC Op对于这个例子也很重要。正如Sansen所讲,两种架构都是存在的,你的图示只能根据负反馈判断,不是很明确。你举得例子最好明确表示,否则初学者可能会产生误解。
作者: crest_2008    时间: 2014-7-10 14:37
PZ分析可以直接看零极点的频率。另外你的AC特性分析是在负载电流最大的时候做的吗?相位裕度会跟着负载电流变化的。
作者: 673429464    时间: 2014-7-10 14:54
虽然不明白,帮你顶上去!
作者: lsh0211    时间: 2014-7-30 12:53
这种结构,玩过很多次了
AC图的PM、GM看起来没有问题, 显然是断开环路的位置不对,导致AC波特图是错误的。
改进方向有几个:
1. 减小buffer的输出阻抗(增加电流或size),把高频极点推向更高的位置
2. 把主极点和左平面zero向低频移动(增加补偿电容)
3. 单独把左平面zero向低频移动(增加M5、M6的gm, 减小L,增加W)
作者: beyond某人    时间: 2014-7-30 20:19
回复 1# OPAMPS


   你可以看看razavi书上有节讲了 PM够,但是仍会震荡
作者: languang1200    时间: 2015-2-28 14:39
回复 1# OPAMPS


    我也遇到了差不多的问题,架构和你的应该是一样的,折叠EA加电流buffer,补偿也是一样的,开始断环方法和你一样AC仿真相位域度和增益域度都够,但是仿tran的时候就是会震荡,但是和你不同的是tran情况下震荡的dc点跑到电源附近,于是怀疑反馈环路引起的不稳定使dc点漂移到电源附近,于是为了把反馈环路也包含进去,就在EA的输出点断环做AC,结果发现主极点一直是LDO 输出点,而且频率还不低,由于也是做capless用,所以很难把PM调上去。。
作者: languang1200    时间: 2015-2-28 14:47
回复 36# lsh0211


    哥们,在EA 输出断环做AC,感觉主极点在输出,只有增大LDO输出负载电容会把它往低频推些,但是capless的用法毕竟不可能挂太大的电容啊。。。PM很难调出来。
作者: lsh0211    时间: 2015-3-3 20:05
capless结构,空载时,输出的极点频率才比较低, 中载、重载,输出极点肯定高啊。
要在空载时补偿的比较好,补偿的比较好,可以考虑再增加一个零点。

这个结构,做外接cap,比较好做。capless比较难。
好几年前,在soc中做过一个capless的,去除其中的buffer级,变成真正的2级,各方面性能挺好的。
作者: languang1200    时间: 2015-3-4 12:02
回复 40# lsh0211


    这个结构最先是在实际soc芯片中看到的,应用上是不需要外挂电容的,应该是属于capless的,但是在芯片内部空隙的位置全部都布满了电容,并作为LDO的负载电容用。所以也说不好这个LDO实际上究竟是不是capless的原理,不过后来看到这个结构的paper,上面明确说明了通过补偿可以在大负载电流下把主极点拉到内部,输出作为2极点。但是一直没有从仿真上证明走通这个理论。
   把buffer 拿掉我也做了一下尝试,补偿的位置不变还是在折叠放大且的共栅输入端,同样是EA输出断环仿真AC结果好像和带buffer的差不多。在负载电容从0~500p 输出电流0~20mA的情况下不能完全满足PM的像样值。
   哥们你做仿真的话,负载电容是取一个相对固定的值进行还也是0到某一个顶值范围内保证全电流范围的PM。
作者: lsh0211    时间: 2015-3-5 10:43
一样是capless呀,芯片内部塞多少电容,顶多也就在几百p,外部一般都是1u的或再大些。
    大电流负载,输出肯定是第2极点呀。 小电流负载,输出极点向低频移动,这个时候,两个极点接近,PM才差。
       你如果加buffer的话,op输出极点也在高频, 补偿困难。 没有buffer的话,op输出极点在低频,补偿容易的多。
      考虑芯片内部负载实际情况,一般20p~500p/1000p的电容,全电流范围稳定。 PM在最差条件下低到30度,也是可以接受的,但GM最好有12dB以上。  关键是这个PM是不是你真正的PM,如果环路断开位置错了,那就是两回事了。
作者: languang1200    时间: 2015-3-5 14:19
回复 42# lsh0211


    ( , 下载次数: 145 )
我现在做这种最单纯的无 buffer实验,由于补偿环路的位置所以在图示位置断环,断环左侧连接输出管等效对地电容,在断环右侧加ac
输出负载电容0~800p,
这样,轻负载电流下,输出成了主极点,在重电流负载下输出成了次极点,但是距离2极点比较进,PM很小,,尝试着加大补偿电容,但是加大补偿电容会使一个左零点漂向低频,也得不到理想的PM。
看起来是内部极点做不到很低,因为补偿电容只有零点几p,加大的话会引入低频零点,,从而电流轻载到重载会使得主次极点相遇并交换位置,这个过程系统会不稳定。
作者: lsh0211    时间: 2015-3-6 19:21
“ 这样,轻负载电流下,输出成了主极点,在重电流负载下输出成了次极点,但是距离2极点比较进,PM很小,,尝试着加大补偿电容,但是加大补偿电容会使一个左零点漂向低频,也得不到理想的PM。”  这种情况也正常。
      你个PowerMOS管看起来挺小的,这样可以考虑在Op输出加一个电容,降低该极点频率。 另外,把cascode的N0、N4的gm加大,就是W/l做大一些,这样可以调节零点。
作者: lin116    时间: 2015-3-7 20:20
受教了,感谢楼主和大家分享
作者: languang1200    时间: 2015-3-10 10:13
回复 44# lsh0211


    结合仿真加以推敲,我觉得环路断环的地方有值得商榷,因为现在这种断环位置斩断了补偿的环路,在ac仿真中体现不出补偿电容的作用,增大或减小补偿电容对极点影响不大,得不到书上给出的那种等似的米勒效应。另外为了简化理解,用一个简单的米勒补偿系统比较,这种断环位置其实相当于下图的断环位置,如果采用这种断环做AC分析的话,那么在AC仿真中不能真实的反映出补偿电容的米勒等效作用。
  所以我觉得断环的位置最终还是在EA反馈输入端算是合适吧。前提是保证内部补偿环路的稳定。
   
( , 下载次数: 128 )
作者: lsh0211    时间: 2015-3-11 13:59
上图的电路,环路断开位置自然是要把cap一起断开,和前面是不一样的。
作者: languang1200    时间: 2015-3-12 09:24
回复 47# lsh0211


    按照文章的的说法,第一张图中的补偿方式应该更能体现出极点分离的效果,但是在EA输出断环做AC仿真,并不能看到极点分离和补偿电容之间的明显关联,似乎补偿网络没有起到任何作用。
   当在EA反馈端断环做AC仿真的话,可以看到补偿网络的明显作用,极点分离的很明显。
   所以对EA输出点断环的理论依据感到比较困惑
作者: cc10000    时间: 2015-9-23 15:49
谢谢分享!!
作者: 湖泊战士    时间: 2016-1-12 14:17
好贴,顶一顶
作者: 122013137    时间: 2016-1-13 21:07
应该更能体现出极点分离的效果
作者: rae1989    时间: 2016-5-5 16:05
楼主,请教你个问题:我现在做的LDO是高压型的,也就是说VDD工作在3.6V到20V之间,输出VCC最大应为5V。这样一来如果VDD为3.6V,VCC为3.5V输出,LDO的工作状态就不对了,这会不会对整体产生影响?谢谢
作者: 刘小新    时间: 2016-8-8 15:31
回复 28# fang314159


    非常感谢!!
作者: 高晨阳    时间: 2016-9-16 21:53
多谢,学习了
作者: tomcarrot    时间: 2016-9-18 08:41
这波特图一看就是有问题的。。。。
gm够吗?
那个共轭零点引起的过冲就会带来振荡
作者: 刀疤李373    时间: 2017-10-9 09:17
谢谢分享,下来看看
作者: 18271571115    时间: 2019-3-4 21:21


   
回复  lsh0211


    按照文章的的说法,第一张图中的补偿方式应该更能体现出极点分离的效果,但是在EA ...
languang1200 发表于 2015-3-12 09:24



Hi,您好!最近在琢磨这个多环路的断点问题,有论坛里面提到:
the analysis of multi-loop feedback systems can be simplified to a single loop case if any of this two conditions is met:

1) All the feedback loops have a break point in common. In this case, by breaking the loops at that point the stability analysis is performed as if it were a single loop case.

2) A multi-loop feedback which comprises one general feedback network and several inner (local) feedback loops can be analyzed by just breaking the general feedback network (single loop) if each of its inner feedback networks is stable by itself (which must be left intact during the analisys).


按照这种说法,这个断环点可以应该在EA输出端,这样可以把两个环都断开。


可是,正如您所说,在EA输出点断开,频率补偿电容的值对极点分离貌似不明显,可能破坏了密勒补偿,我也挺赞成这种说法的(参见 http://www.eda365.com/thread-172186-1-1.html   这篇文章貌似也不赞成在破坏频率补偿环路的地方断环)。

另一方面,题主提出的问题中,断环点放在了EA输入端,此时相位裕度够了,但LDO环路还是振荡了。我觉的可能是断环点放在EA输入端也不对,导致得到错误的环路幅频、相频特性曲线,从而得到错误的相位裕度。

诚心请教,不知道您现在对这些问题有没有新的认识?
作者: 18271571115    时间: 2019-3-4 21:37
回复 43# languang1200

   Hi,您好!最近在琢磨这个多环路的断点问题,有论坛里面提到: the analysis of multi-loop feedback systems can be simplified to a single loop case if any of this two conditions is met:  1) All the feedback loops have a break point in common. In this case, by breaking the loops at that point the stability analysis is performed as if it were a single loop case.  2) A multi-loop feedback which comprises one general feedback network and several inner (local) feedback loops can be analyzed by just breaking the general feedback network (single loop) if each of its inner feedback networks is stable by itself (which must be left intact during the analisys).   按照这种说法,这个断环点可以应该在EA输出端,这样可以把两个环都断开。  可是,正如您所说,在EA输出点断开,频率补偿电容的值对极点分离貌似不明显,可能破坏了密勒补偿,我也挺赞成这种说法的(参见 http://www.eda365.com/thread-172186-1-1.html   这篇文章貌似也不赞成在破坏频率补偿环路的地方断环)。

另一方面,题主提出的问题中,断环点放在了EA输入端,此时相位裕度够了,但LDO环路还是振荡了。我觉的可能是断环点放在EA输入端也不对,导致得到错误的环路幅频、相频特性曲线,从而得到错误的相位裕度。

诚心请教,不知道您现在对这些问题有没有新的认识?
作者: tanei    时间: 2019-4-9 17:21
多谢大家的分享
作者: 刘兴国    时间: 2022-1-23 15:23
现在在调一个零极点追踪的LDO,相位裕度足够也是会振荡。感觉是追踪电路导致的,请问有没有解决办法?
作者: vg2018    时间: 2022-11-15 18:47
好帖
作者: logitechabxy    时间: 2023-11-6 22:16
学习学习!多谢多谢!
作者: hongwei_MA    时间: 2024-8-7 16:52
LZ问题解决了吗,遇到了同样的问题,求指教




欢迎光临 EETOP 创芯网论坛 (原名:电子顶级开发网) (https://bbs.eetop.cn/) Powered by Discuz! X3.5