EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 28MHz 转 27MHz, jitter尽量小，有哪些方案？ [打印本页]

作者: rong00i8 时间: 2014-6-8 10:47
标题: 28MHz 转 27MHz, jitter尽量小，有哪些方案？
电流<1mA

作者: 朱立平 时间: 2014-6-8 14:15
回复 1# rong00i8

PLL

作者: rong00i8 时间: 2014-6-8 14:22
回复 2# 朱立平

得到27MHz的时钟，全频带的jitter都要小。用pll可以小数也可以倍频降频，前者vco高频jitter较大，后者功耗较大，均不可行。

作者: 朱立平 时间: 2014-6-8 18:53
本帖最后由朱立平于 2014-6-8 18:58 编辑

回复 3# rong00i8

PLL我沒做過但是jitter 我想是用loop filter 濾波 VCO是最關鍵的耗電也是主要看VCO PLL最關鍵的就是VCO
jitter 是phase noise 積分的結果是time domain 的表現

作者: fuyibin 时间: 2014-6-8 20:05
这种东西可以做，但是总觉得令人捉鸡。27M先27分频产生1M，然后PLL feedback divider ratio 28，就得到28M。不过面积应该小不了，带宽只能做几十k，一百k。
不过很多时候设计的困难是有系统，应用，架构的顶层设计造成的。古语有云一将无能累死千军，设计也是一样。很多时候要更多审视我们自己确定的架构。27M转28 M这个应用比较别扭，有没有更好替代方案。

作者: jamesccp 时间: 2014-6-8 21:41
感觉比较别扭。从系统入手，可能可以绕开

作者: rong00i8 时间: 2014-6-9 07:02
回复 5# fuyibin

这个方案不可行。由于pll bw太低，vco高频noise压制不够。因此得到clock 高频jitter不能满足要去

作者: rong00i8 时间: 2014-6-9 07:04
回复 6# jamesccp

是的。从系统来弄是可以解决，但是改动较大。这样做，是让风险更小

作者: fuyibin 时间: 2014-6-9 09:57
本帖最后由 fuyibin 于 2014-6-9 09:59 编辑

回复 7# rong00i8

最简单的方法，再用一个28M crystal，系统不优化，这就是代价

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)