EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 已删除 [打印本页]

作者: haohao020 时间: 2014-5-21 21:27
标题: 已删除
本帖最后由 haohao020 于 2022-5-6 11:48 编辑

已删除

作者: lccchc 时间: 2014-5-26 13:48
是指时钟的后半周期么，你的pre-amp是全差分的吧

作者: icdane 时间: 2014-5-26 13:55
没问题....

作者: lccchc 时间: 2014-5-26 15:42
碰到同样问题，本来一端应该保持在共模电平的，但是比较后电位会变高，导致低位比较的结果出错

作者: hg285808684 时间: 2014-5-26 17:57
这个是开关电荷的注入，使用dummy或者使用传输门可以消除，全差分结构的ADC是不用考虑这个问题的

作者: lccchc 时间: 2014-5-26 19:18
回复 5# hg285808684

用的是下极板采样，而且下极板的开关已用传输门了，时序也没什么问题，采样开关的电荷注入应该没什么影响了吧?

作者: haohao020 时间: 2014-5-27 09:16
回复 5# hg285808684

我用的是全差分输入，采样开关用的是传输门，即使加上减小电荷注入的dummy管，结果还是没有改变，况且每次比较完之后的保持状态电平还是上移，是不是和使用工艺有关（我用的是55nm）？

作者: fishinglee 时间: 2014-5-27 10:13
你可以用一个开关将比较器的输入端在一个转换周期后拉在一起

作者: haohao020 时间: 2014-5-27 19:25
回复 8# fishinglee

转换周期后比较器输入端短接？？？不是很明白

作者: lccchc 时间: 2014-5-28 10:39
考虑下amp差分对管的寄生电容与unit C 的关系

作者: haohao020 时间: 2014-5-29 09:59
回复 10# lccchc

能不能说的具体一点，电容之间什么关系，或者有什么资料可以参考一下

作者: lemoooon 时间: 2014-5-29 16:25
同求这个问题

作者: ksg12 时间: 2014-6-2 21:55
由于全差分输入节点不对称，短接一下可以保证两者DC一致

作者: 649812872 时间: 2014-6-2 22:13
我做的也是有关于SAR ADC，能不能把你的比较器设计原理图给我看看

作者: lccchc 时间: 2014-6-3 10:58
回复 11# haohao020

感觉是由于运放的kick back噪声引起的，使输入对管的寄生电容远小于单位电容应该可以减小这一影响，你可以试下~~

作者: haohao020 时间: 2014-6-3 13:24
回复 15# lccchc

非常感谢，问题基本解决，还有一个问题，感觉每次DAC变化时的毛刺很大，对功耗影响很大，看了好多数字逻辑组合，还没有解决，您有没有什么比较好的解决办法
( , 下载次数: 71 )

作者: ralphtw 时间: 2014-6-27 16:41
切換慢點吧 !

作者: ccic 时间: 2015-5-9 16:39
回复 16# haohao020

最后怎么解决了？究竟是哪里的问题，寄生还是kick-back 噪声

作者: mixasic 时间: 2015-5-9 18:18
回复 18# ccic

这个问题应该是kick back的问题，以及遇到过类似的问题。

作者: ccic 时间: 2015-5-10 15:31
回复 19# mixasic

非常感谢你的回复，在我的理解中为了消除kick-back 可以在比较器前面加一个预放大电路，除了这还有别的办法吗？

作者: 茂陵刘郎 时间: 2015-5-25 21:28
回复 5# hg285808684

为什么全差分的不用考虑？

作者: bright_pan 时间: 2015-5-26 10:05
全差分结构，寄生电容和开关注入等效应是一样的，差分两边，对结果不影响的。

作者: lishiliang 时间: 2015-7-2 19:31
回复 5# hg285808684

采样开关对差分信号采样，开关注入的电荷量和输入信号相关，那么注入的电荷就是不同的，所以差分也需要考虑电荷注入效益

作者: lishiliang 时间: 2015-7-2 19:33
回复 22# bright_pan

对A,B两个差分信号采样，A和B大小不一样，开关注入的电荷也不一样，怎么就不用考虑电荷注入呢？？

作者: win9401 时间: 2015-7-3 10:38
回复 24# lishiliang

请问这样的问题怎么解决。。

作者: 黑夜106 时间: 2016-9-24 23:13
变高的阶段是比较器复位阶段吗？如果是考虑是比较器输入管的寄生电容在比较阶段充电，复位阶段放电。

作者: 傲娇王 时间: 2017-9-28 11:05
回复 26# 黑夜106

我遇到的情况怎么是比较阶段会上升，复位的时候会下降。不知怎么回事。

作者: jeffej 时间: 2017-12-3 20:14
SAR ADC采样后电平上移

作者: liuweihui1015 时间: 2017-12-4 08:53
回复 16# haohao020

对于DAC切换毛刺问题，我个人理解为控制DAC电容切换的控制信号之间，在切换瞬间不同步，导致出现了错误的切换状态，进而产生毛刺。

作者: jieok 时间: 2018-9-9 10:34
学习啦

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)