EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 求助：layout在lvs中能pass，在pex不能pass。 SMIC [打印本页]

作者: buckaroo 时间: 2013-11-11 18:02
标题: 求助：layout在lvs中能pass，在pex不能pass。 SMIC
本帖最后由 buckaroo 于 2013-11-12 10:43 编辑

大家好，
鄙人用SMIC的工艺画的layout，calibre提寄生时，比如一个finger 80,每个finger w=8um, l=6um的MOSFET，pex抽取出来居然是80个w=0.1um, l=6um的MOSFET!!!也就是说，本来是8*80=640um的device，结果变成了0.1*80=8um的device
这是为什么，崩溃的SMIC！请问这是什么原因，头大，一直解决不了。
100分求大侠帮忙，再追加100分。

问题解决：presim的w total超过smic的model，所以把把一个大finger改成了2个小finger并且m=2，pex后它又自动抽成一个大finger了！！！这就导致超出model范围无法仿真，smic真是烂

作者: 思奇 时间: 2013-11-11 18:02
LVS和RC虽然用同一个rule，但是里面有语句选择开关。
你试试不加hcell，打平了跑试试。

作者: keenkeen 时间: 2013-11-11 18:27
LVS文件要加载XXX.rules.rc，其实LVS在你提取参数的时候不过也没关系，看下是否是可以忽略的错误就行了。

作者: pph_cq 时间: 2013-11-12 09:03
同意LS，不同的开关选择不同的执行语句，仔细看看rule

作者: buckaroo 时间: 2013-11-12 09:03

同意LS，不同的开关选择不同的执行语句，仔细看看rule
pph_cq 发表于 2013-11-12 09:03

登录/注册后可看大图

主贴已经说过了。。。lvs和pex file都是一样了，只是pex file我在lvs file的基础上include了那3句话。

作者: buckaroo 时间: 2013-11-12 09:05

LVS文件要加载XXX.rules.rc，其实LVS在你提取参数的时候不过也没关系，看下是否是可以忽略的错误就行了。
keenkeen 发表于 2013-11-11 18:27

登录/注册后可看大图

再次钻研，发现把VDD和GND那些填项统统按照schematic里填好，pex的lvs也能过了。但是第二个问题依旧

作者: lightcoming 时间: 2017-7-7 10:46
回复 5# buckaroo

想问一下是哪三句话

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)