EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 我们为什么要用pipeline结构？ [打印本页]

作者: tsmc40 时间: 2013-10-16 01:21
标题: 我们为什么要用pipeline结构？
大家好，小弟初入模拟圈，现在在学习ADC，很多东西理解不透彻，希望获得大家的指点。
我们为什么要用pipeline结构做高速高精度ADC？由于制程的进步，现在SAR发展的很快，速度上完全可以与pipeline媲美；同时，电源电压的降低，让摆幅受限的pipeline获得同样SNR的SAR更加艰难；此外，SAR的功耗还要比前者低不是一点半点。但是，为什么在wireless communication application中，SAR并没有取代pipeline的位置？是因为比较器的精度跟不上了么？我的理解是pipeline每次余差至少可以放大的满摆幅的一半，次级比较器可以轻松得到正确结果；但是SAR的话，随着分辨率/比较次数的增多，相同一个比较器的‘压力’会越来越大，到12b以上是不是就是非常艰难了？
这么理解是否正确，或者说SAR还有什么办法可以解决上述问题？求指点。谢谢大家

作者: lonerinuestc 时间: 2013-10-16 08:12
1. wireless communication application也分骨干网和终端，我猜想在终端上，几乎不会用pipeline了吧，应该是SAR和sigma delta。但是在骨干网中，比如base station，必须是pipeline。因为对ADC的要求极高，比如现在的LTE基站用的都是14bit 250MSPS，GSM1800用的16bit 125MSPS，而如今的SAR还远远达不到这种要求。在高速高精度SAR ADC方向上，ADI在ISSCC2013上发表的14bit 80MSPS应该代表了最高水平。
2. 我觉得，随着process继续scaling down，SAR确实会在更多领域取代pipeline，但是pipeline不会退出历史舞台，那话咋说的：老兵不死，只会慢慢凋零...

作者: tsmc40 时间: 2013-10-16 10:48
回复 2# lonerinuestc

谢谢回复。
那现在究竟是什么成为了sar的瓶颈呢？是精度本身（例如比较器）还是在高速下时钟（相当于得几GHz的频率）和ref很难做？

作者: tsmc40 时间: 2013-10-16 11:26
回复 2# lonerinuestc

我又仔细看了下adi的那个，感觉功耗不低呢...

作者: lonerinuestc 时间: 2013-10-16 11:57

回复 lonerinuestc

我又仔细看了下adi的那个，感觉功耗不低呢...
tsmc40 发表于 2013-10-16 11:26

登录/注册后可看大图

那个功耗还不低，那就没办法了，大概65fJ/step，还想怎么地？

作者: lonerinuestc 时间: 2013-10-16 12:01

回复 lonerinuestc

谢谢回复。
那现在究竟是什么成为了sar的瓶颈呢？是精度本身（例如比较器）还是在 ...
tsmc40 发表于 2013-10-16 10:48

登录/注册后可看大图

我觉得还是DAC 和comparator的速度和精度，并且SAR ADC需要一个速度极高的clock，光是走这个clock就是一门学问了。但是这些会随着process的改善而进一步得到优化，并且现在很多关于redundancy的算法也大大推动了SAR的速度。

作者: tsmc40 时间: 2013-10-16 12:05
回复 5# lonerinuestc

是很低了，但是没我想象的低，这是最新的isscc，我知道有学校做出来的150Mpipeline可以到130fJ/step我现在只是想比较sar和pipeline的差距

作者: semico_ljj 时间: 2013-10-16 12:21
mark。

作者: vdslafe 时间: 2013-10-16 12:57
回复 7# tsmc40

ADI 发的东西是量产级别的，包括了reference了的，学校里面搞得哪里能跟这个比。一般学校发的都是外接reference.
把SAR 精度跑高同时把速度跑快，并不是一件容易的事情

作者: tsmc40 时间: 2013-10-16 13:06
回复 9# vdslafe

没有，我说的那个pipeline功耗已经包括了reference buffer了，发了今年的asscc好像

作者: lonerinuestc 时间: 2013-10-16 13:11

回复 lonerinuestc

是很低了，但是没我想象的低，这是最新的isscc，我知道有学校做出来的150Mpipeline ...
tsmc40 发表于 2013-10-16 12:05

登录/注册后可看大图

我个人觉得，pipeline的优势绝不在于power，而是它能达到其他架构难以比拟的performance。并且我觉得光看FOM也是无意义的，比如你说的150MSPS吧，做8bit 150MSPS或许可以比较容易做到130fJ，但是16bit 150MSPS就很难对吧？

作者: vdslafe 时间: 2013-10-16 13:11
回复 10# tsmc40

你说的pipeline 是多少bit 多少enob? 什么工艺？

作者: lonerinuestc 时间: 2013-10-16 13:12

回复 vdslafe

没有，我说的那个pipeline功耗已经包括了reference buffer了，发了今年的asscc好像
tsmc40 发表于 2013-10-16 13:06

登录/注册后可看大图

有没有paper啊，可以发出来大家学习下

作者: tsmc40 时间: 2013-10-16 13:46
回复 11# lonerinuestc

是的是的，刚开始的时候我觉得pipeline这结构超强的，后来发现功耗很大，但是再后来发现有人能把功耗做低，现在觉得SAR在高速高精度上还是pk不过pipeline的。BTW，之前说的那个片子是14b，好像测到了11多的enob，我已经膜拜的不行了。

作者: tsmc40 时间: 2013-10-16 13:47
回复 12# vdslafe

工艺不知道，1.2V，spec好像是14b150M

作者: tsmc40 时间: 2013-10-16 13:50
回复 13# lonerinuestc

那个会今年11月开好像？反正还没开，我只知道录用了。。没发出来除了作者都看不到。。

作者: vdslafe 时间: 2013-10-16 13:56
回复 15# tsmc40

85mW 150MHz ? 不像是130fj/conv. 如果是130fj 应该是30-40mW. 不管怎么说，学校做成这样还算不错了

作者: tsmc40 时间: 2013-10-16 14:00
回复 17# vdslafe

为啥是85mW？你知道这个片子么？

作者: vdslafe 时间: 2013-10-16 14:04
回复 18# tsmc40

在ASSCC advanced program 上有啊你自己上去看看 http://a-sscc2013.org/advanced_program.html

如果更好的话，就会投VLSI2014 喽

作者: tsmc40 时间: 2013-10-16 14:05
回复 19# vdslafe

哦，谢谢，我也只是听别人说的~

作者: yun11 时间: 2016-3-12 18:41
学习学习

作者: sc_filter_2014 时间: 2016-3-13 06:03
sar在速度和精度上永远无法赶上pipleline，pipleline用.18都很轻松做到16bit 250M，sar即使用28nm达到这个指标也是非常困难的

作者: edwardk 时间: 2018-12-2 13:09
学习中。。。。

作者: Andy126 时间: 2018-12-18 16:58

作者: Andy126 时间: 2019-1-2 16:15

作者: huma1986 时间: 2019-2-1 10:03
SAR精度很难做到14以上，主要是比较器热噪声受限

作者: yangnanfrank 时间: 2019-2-15 11:00
最主要的原因在于速度吧，在相同的精度下，pipeline的速度很容易做到比sar的速度更快；另一个原因应该是延时了。个人理解，仅供参考。

作者: semico_ljj 时间: 2019-2-18 09:24
回复 2# lonerinuestc

不错。

作者: Andy126 时间: 2019-2-26 11:26

作者: 孙之策 时间: 2019-10-23 10:12
sar adc的ref buffer功耗考虑进去后，功耗也非常大，但相对于pipeline还有一这优势。你说的比较器不是原因，pipeline有冗余，sar也可以有冗余放宽对比较器的要求。sar要上G有一定难度，但pipeline一点没问题，速度差距是有的，所以现在研究混合结构adc，综合多种adc的优势，如pipeline-flash-sar adc。

作者: 2013102063 时间: 2021-2-26 16:31
流水线虽然速度快，但是群延时高，闭环系统一般都不会用流水线，像基站这些场景，只需要收发数据，延时就没那么苛刻了

作者: microxie 时间: 2022-1-11 14:40
SAR-ADC的里面有一个高钟，这个其实还是蛮限制ADC的速度的，其次SAR-ADC对单位电容匹配的要求太高了，比较老的工艺真的很难用比较小的单位电容满足高精度（12bit）要求的

作者: geniuswww 时间: 2022-6-29 00:04

microxie 发表于 2022-1-11 14:40
SAR-ADC的里面有一个高钟，这个其实还是蛮限制ADC的速度的，其次SAR-ADC对单位电容匹配的要求太高了，比较 ...

现在高速sar基本都用异步逻辑，没有高速时钟。单纯提高精度可以进行noise shaping+校准+数字滤波。

作者: andy2000a 时间: 2022-6-29 10:26
SAR 单位电容匹配的可到多小电容 ?? 有人流片过 SAR DAC 电容很小的吗? 用MIM or MOM 几f 电容

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)