EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: create_clock&create_generated_clock如何选择？ [打印本页]

作者: HADIST 时间: 2013-7-16 20:38
标题: create_clock&create_generated_clock如何选择？
请问在用create_clock定义了一个clock以后，在什么情况下才能使用create_generated_clock来定义时钟呢？在STA for nanometer design中看到如图所示的例子，书中给的约束为create_clock -name CLKM \
-period 20 -waveform {0 10} [get_ports CLKM]
create_clock -name CLKP \
-period 5 -waveform {0 2.5} [get_ports CLKP]

这里的分频后的时钟不是应该用create_generated_clock吗？

作者: 陈涛 时间: 2013-7-17 06:11
一般CLKM应该是generated clock，如果CLKP和CLKM之间是false path，可以像上面那样定义

作者: HADIST 时间: 2013-7-18 12:55
回复 2# 陈涛

那在如图的类似分频情况下是不是都要设置multicycle_path啊？

作者: ksg12 时间: 2013-12-3 15:37
回复 3# HADIST

还是要看功能的，功能没有问题，可以设置为false_path,

作者: Timme 时间: 2013-12-3 21:53
什么破书...

作者: HADIST 时间: 2013-12-4 09:23
回复 4# ksg12

恩，谢谢答复；

作者: HADIST 时间: 2013-12-4 09:23
回复 5# Timme

那本书不错啊；

作者: 鬼舞十七 时间: 2014-9-5 15:38
看清楚，get_ports CLKM , div 4 freq是片外的，别乱骂书

作者: icfbicfb 时间: 2014-9-5 16:16
一般同源clock是一个domain的，不用设false path ，把clock tree latency balance好就行

作者: kgdvfhpfss 时间: 2019-6-4 12:27
楼主什么书呢，求介绍

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)