EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: tsmc中nmos2v和nmos3v的区别 [打印本页]

作者: HEXIAO 时间: 2013-7-16 16:13
标题: tsmc中nmos2v和nmos3v的区别
在cadence中选用mos管的时候选择nmos2v和nmos3v有什么差异吗？

作者: swjtuli 时间: 2013-7-16 20:47
所用到的电源电压不同

作者: semico_ljj 时间: 2013-7-16 21:29
1.8V和3.3V

作者: HEXIAO 时间: 2013-7-17 09:44
回复 3# semico_ljj

谢谢哈，但是我nmos3v选用5v电压，仿真的可以仿真，会出现什么问题吗？

作者: HEXIAO 时间: 2013-7-17 09:48
回复 2# swjtuli

是不是只有用1.8v和3.3v以下的电压？如果所用电压超出1.8v和3.3v仿真没错，会出现什么问题呢？谢谢哈

作者: snake6269 时间: 2013-7-17 10:37
同问：1 比建议电源电压高或者低有什么影响（如1.8,3.3）2 为什么会有这个建议的电源电压？或者说是代工厂的目的是什么？

作者: snake6269 时间: 2013-7-17 16:06
等高手！

作者: esbwong 时间: 2013-7-17 19:53
回复 6# snake6269

1 比建议电源电压高或者低有什么影响（如1.8,3.3） => 电源电压高損壞晶體管; 电源电压低沒有
voltage headroom
2 为什么会有这个建议的电源电压？或者说是代工厂的目的是什么？ => 避免电压高損壞

作者: esbwong 时间: 2013-7-17 19:58
回复 5# HEXIAO

超出1.8v和3.3v約10%仿真沒問題

超出20%以上 spice models 不正確

作者: HEXIAO 时间: 2013-7-18 09:15
回复 9# esbwong

哦谢谢哈 5v仿真和仿真给出的数据计算是有一定的差距。3.3v计算和仿真相差不大。

作者: peterlin2010 时间: 2013-7-18 09:25
spice model 只是某些特定下做

3.3v ..當然代工場會拿 3.3v  實測去FITTING
spice model ..

以前做過高壓 0.5um 40v  ..
你知道嗎
40v .  vgs ~ 40v  dual gate .
但是 real mos 量到是  40v ok ..
20~30 v  有SHIFT 一些

代工廠說他們一般是 fiiting 某些電壓
不可能 vgs = 1v .. 1v step scan ..
所以真的有差.

Ids current w=20um  ..你畫 100um  出來也是變差
  也是 model 不準.

作者: zhang0201 时间: 2013-7-18 09:37
3.3V的nmos管用5V电压可能会出现仿真结果与实际测试结果出现很大的误差，而且击穿电压只有3.9V比较危险

作者: Djiango 时间: 2013-7-19 22:17
请问3.3V的mos管和1.8V的mos管最高耐压多少？一个是电源电压，一个是栅电压。

作者: smith123456 时间: 2016-1-11 14:40
3.3V的和5.5V的工艺参数不一样！

作者: ZHZIC 时间: 2020-8-21 21:56
3.3V的氧化层厚度应该会更高一点

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)