EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 有关Negative Charge Pump [打印本页]

作者: mychiprd 时间: 2013-4-24 17:40
标题: 有关Negative Charge Pump
各位大侠，请问有无人用过或者设计过Negative Charge Pump的电路，有个疑问：
我看很多西域大厂的codec spec中说输入1.8v，产生±1.8V，这其中无损耗吗？

作者: jeff_zx 时间: 2013-4-25 10:24
厄，这个要看电源轨是多少，如果VDD只有1.8V，不可能获得1.8V的输出摆幅。
一般的VDD应该比这个高比如3.6，这样产生一个+-3.6的电源，理论可以获得7.2V的动态范围。
但由于一般headphone和line driver不需要这么大的范围，同时内部有耐压问题，需要cascod 钳位，比较多的是做到2V rms居多

作者: mychiprd 时间: 2013-4-25 11:56
回复 2# jeff_zx

谢谢jeff_zx的解释，我现在的疑问是我先不关心headphone的输出摆幅大小，我只是要产生负的电压源给headphone供电，而我手头仅仅1.8V电源，由于开关损耗，应该是不能产生负的1.8V吧？这样headphone的正负电源之间就不是0的中间点了？

作者: jeff_zx 时间: 2013-4-25 12:28
回复 3# mychiprd

呵呵，这个是没关系的。只要共模的参考电平是0，就不会有影响。所影响的只是你的输出摆幅。换句话说，就是VDD被-VDD拖累了。
本来VDD可能最大不失真能到1.8V，但-VDD最大不失真只能到-1.6V。那总的最大不失真的摆幅也就只有1.6V。VDD端了margin就浪费了。
为了平衡，可以在design的时候headphone输出的上端PMOS size小一点，下端的NMOS size大一点

作者: mychiprd 时间: 2013-4-25 13:50
回复 4# jeff_zx

谢谢！

作者: mychiprd 时间: 2013-4-27 16:44
回复 4# jeff_zx

请问jeff_zx,

成熟的（有器件model）设计Negative Charge Pump必须采用双阱工艺吧？即NMOS的阱可以接任意电位？
对于双阱工艺，nmos是不是不是常规的器件model，即不是典型单电源器件model呢？我用smic18 常规工艺下的n18设计时仿真结果怎么都不对？

谢谢！

作者: jeff_zx 时间: 2013-4-27 23:17

回复 jeff_zx

请问jeff_zx,
成熟的（有器件model）设计Negative Charge Pump必须采用双阱工 ...
mychiprd 发表于 2013-4-27 16:44

登录/注册后可看大图

1、答案是肯定的。一般是做一个DNW，在DNW上在做pwell，nmos做在DNW中的PWELL里。
2、在DNW中的nmos本身的特性，如VT等等和psub上的nmos是完全一样的。但要看看process中的spice model是怎么定义的。
很多会已子电路的方式，包含近source drain 与sub之间的二极管，这个直接拿来用肯定要出问题。

所以，可以明确，做这类电路一定需要iso 的nmos，至少要有DNW layer 可选，还是需要和fab确认是否支持

作者: semico_ljj 时间: 2013-4-28 09:44
奇怪。。。

作者: mychiprd 时间: 2013-4-28 13:06
回复 7# jeff_zx

谢谢！

作者: 高晨阳 时间: 2017-7-31 16:43
看一看

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)