EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: SystemVerilog及HDL高级设计技巧 [打印本页]

作者: yiyu1234654 时间: 2013-4-8 12:57
标题: SystemVerilog及HDL高级设计技巧
传了两个文件，PPT是和视频教程配套的，视频教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用教程里面讲了systemverilog从文档到仿真，上板测试的整个流程，可能对有些朋友帮助

作者: chengweiquan 时间: 2013-4-8 19:51
SystemVerilog及HDL高级设计技巧

作者: Johny_2012 时间: 2013-4-8 20:18
可综合代码不是用verilog或者VHDL描述吗？？

作者: yiyu1234654 时间: 2013-4-9 10:08
回复 3# Johny_2012

用sv 也可写可综合代码，而且在某些方面还有优势

作者: Johny_2012 时间: 2013-4-9 10:28
回复 4# yiyu1234654

我还没有接触过，希望以后你能多多指教~~~

作者: 吾系阿奶 时间: 2013-4-9 10:37
高级设计技巧!!!!!

作者: yadog 时间: 2013-4-9 14:30
顶lz的辛勤工作！
不过ms ppt不全？

作者: yiyu1234654 时间: 2013-4-9 19:02
回复 7# yadog
写完文档部分后，就是代码部分，代码部分没有PPT，太繁琐了，讲解的部分基本上都在代码和视频里面了

作者: yiyu1234654 时间: 2013-4-9 19:04
回复 5# Johny_2012

视频教程已经是搞完了，代码仿真，综合测试也全部搞完了，代码放在http://pan.baidu.com/share/home?uk=2570440496中了

作者: yiyu1234654 时间: 2013-4-9 19:07
回复 6# 吾系阿奶

???

作者: Johny_2012 时间: 2013-4-9 22:20
回复 9# yiyu1234654

非常感谢~~

作者: nano_dv 时间: 2013-4-13 09:11
xia zai xue xi le...

作者: guhao0623 时间: 2013-11-21 22:23
来顶起。。。

作者: zch74 时间: 2013-11-22 15:27
我还没有接触过，希望以后你能多多指教~~~

作者: javasun 时间: 2013-12-13 12:28
楼主有关于sv 仿真VHDL的例子吗？我这工程必须用VHDL 但是仿真可以自选，我想用SV试一试。

作者: weiqiruan 时间: 2017-12-22 00:46
systemverilog资料真的太少了，支持一波！

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)