EETOP 创芯网论坛 (原名:电子顶级开发网)

标题: 叠孔的问题,contact via1~x [打印本页]

作者: 蘑菇要冷静    时间: 2013-3-30 01:01
标题: 叠孔的问题,contact via1~x
假如版图中 diffusion 到 metal1 metal2 metal3 。我们需要cotanct  via1 via2  这三种孔完全重合的放在一起和,错开放有深区别。各有什么效果,听前辈说,有些工艺是不可以将孔重叠着放的,望高手指教 ( , 下载次数: 100 )
作者: lixiaojun707    时间: 2013-4-1 14:19
有区别
孔重叠放置,电阻相对较小。
作者: 蘑菇要冷静    时间: 2013-4-1 22:12
回复 2# lixiaojun707


   谢谢了,但是以前有工艺不准重叠放孔,不知道你遇到过,或者知道为什么吗?
作者: lixiaojun707    时间: 2013-4-2 09:13
之前工艺不准重叠放孔与芯片的平坦化有关,我猜测。
想在,我所遇见的工艺里,没有这个要求。但是,会强调:孔错开放置,电阻会比较大。对某些敏感电路影响大。
作者: dinggo    时间: 2013-4-2 09:18
楼上,并不完全如此,在引力较大的地方,以及本身就是多重叠孔时,我的建议是最好是错开放置,不然会有拉裂
芯片的风险.这种情况我遇到过
作者: motofatfat    时间: 2013-4-2 09:54
同意樓上的說法 製程和良率 考慮
作者: 蘑菇要冷静    时间: 2013-4-2 11:30
本帖最后由 蘑菇要冷静 于 2013-4-2 12:16 编辑

回复 5# dinggo


   谢谢 谢谢 各位前辈的耐心解答
作者: zhanggd    时间: 2013-9-22 08:48
学习了
作者: allen_tang    时间: 2013-9-22 09:07
sticking via,即使工艺支持,也会有可能影响到良率。之前的公司有颗两年多的chip被customer说low yield,最后结果就是sticking via造成的。现在的做法就是能避开尽量避开~
作者: miaoyue1999    时间: 2013-9-24 09:40
回复 9# allen_tang


你们是做什么工艺的啊?0.35,0.5?还是大工艺,一般情况下,只要via不是太多都还好吧,要是比较多,电流比较大,是via错开打比较好,有个esd的专利就是要求cont,via错开打的
作者: allen_tang    时间: 2013-9-24 09:49
回复 10# miaoyue1999


    90-130nm,CMP工艺的问题,虽然支持sticking via。
作者: miaoyue1999    时间: 2013-9-24 12:58
回复 11# allen_tang


    是大片的via吗?还是由于via太少的原因?
作者: allen_tang    时间: 2013-9-24 15:56
回复 12# miaoyue1999


    metal1跳到metal4,每层都是4颗via,single case,但是确实很讨厌,所以我们现在都能错开就错开,可靠性可是要几年时间才能看得出来。
作者: miaoyue1999    时间: 2013-9-24 16:49
回复 13# allen_tang


    ok,了解了,thanks,因为我们现在内部都是叠着走的,无论是信号线之间的连接,还是power之间的连接,之前听说是要是信号线,最好是叠着走,电阻比较小,要是esd就要错开走,试验出真知啊~~~~~~ thanks
作者: xiuqi180    时间: 2013-9-24 20:01
学习了
作者: 巍峨山    时间: 2013-9-26 19:01
学习中
作者: 清醒的神话    时间: 2014-7-15 16:49
受益匪浅,谢谢各位前辈!
作者: lb75195328    时间: 2014-7-16 17:14
学习!!!!
作者: creek    时间: 2019-4-4 09:51


   
allen_tang 发表于 2013-9-24 09:49
回复 10# miaoyue1999


学习了。

作者: gtwft    时间: 2020-6-9 17:58
感谢各位前辈指点,学习中

作者: hjc19951212    时间: 2020-6-30 15:31
学习了
作者: 18530951516    时间: 2020-12-23 09:14
谢谢各位前辈的交流
作者: jeffej    时间: 2020-12-23 11:01
depend on process design rule
作者: cj_181888888    时间: 2020-12-25 17:32
学习了
作者: trampdada    时间: 2021-5-19 14:33
遇到了这个问题,如果孔重叠会有DRC的问题,所以说想让孔不重叠有什么命令可以进行控制么?用的inns,麻烦大神指导一下。
作者: jinzj7289    时间: 2025-6-9 14:38
学习了




欢迎光临 EETOP 创芯网论坛 (原名:电子顶级开发网) (https://bbs.eetop.cn/) Powered by Discuz! X3.5