EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: tieh tiel 的一点个人观点 [打印本页]

作者: chenyueboy 时间: 2012-11-6 20:37
标题: tieh tiel 的一点个人观点
在数字版图中，一些固定到 0 或者1 的输入是用tieh 和tiel的cell，
而不是直接接到电源和地。最近才想明白是不是因为天线效应的原因。
大家有什么观点？

作者: qingx_j 时间: 2012-11-6 20:58
是，同意

作者: power0650 时间: 2012-11-7 00:16
主要是是ESD保护的作用。

作者: chenyueboy 时间: 2012-11-7 19:24
回复 3# power0650

这个还真没想到，谢谢。

作者: yohuang 时间: 2012-11-7 19:28
Similar to DECAP design, we does not connect gate terminal to VDD/GND directly but connect a serial mos resistor to protect from ESD damage.

作者: mwc1979 时间: 2012-11-8 17:12
1.ESD保护的原因！跟天线效应没关系！
2.DRC rule中间会有对直接连接到P/G gate的检查。DRC就过不去

作者: zhangyang370281 时间: 2021-4-21 13:05

mwc1979 发表于 2012-11-8 17:12
1.ESD保护的原因！跟天线效应没关系！
2.DRC rule中间会有对直接连接到P/G gate的检查。DRC就过不去 ...

decap 单元为啥可以

作者: 494693243 时间: 2021-4-25 11:56
啥叫天线效应

作者: zhangyang370281 时间: 2021-4-25 17:44
确切说应该是为了防止CDM ESD对mos栅的损伤

作者: kukuxue 时间: 2024-8-2 12:27

494693243 发表于 2021-4-25 11:56
啥叫天线效应

天线效应全称工艺天线效应（PAE，processantenna effect），是一种芯片制造过程中产生的效应。在芯片生产过程中，暴露的金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)