EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 关于Xilinx全局时钟网络不够用的情况 [打印本页]

作者: abab8780000 时间: 2012-9-20 21:57
标题: 关于Xilinx全局时钟网络不够用的情况
我用Spartan-6的一款芯片，全局时钟网络有16个，可我设计总共有25个时钟都要用，该怎么做？接完16个全局时钟后，还剩下9个时钟怎么布线啊？

作者: Timme 时间: 2012-9-20 22:02
fanout少的可以不走全局时钟。。。

作者: eaglelsb 时间: 2012-9-20 23:04
一，如上所说，某个FANOUT少的信号用BUFR代替，
二，修改设计，某些模块和其它模块共用时钟，

作者: whz7783478 时间: 2012-9-21 10:30
什么复杂的设计要25个时钟？
一般的设计都是随路时钟+工作时钟。工作时钟可以是个多种分倍频关系。

作者: SKILLER 时间: 2012-9-21 10:53
时钟之间肯定有关系的，主干时钟可以走全局，其它可以由主时钟分频/倍频进行获取

作者: abab8780000 时间: 2012-9-21 21:58
回复 2# Timme

你好，我的25个时钟都是独立从外面输进来的，25个时钟的fanout都一样大，很大

作者: abab8780000 时间: 2012-9-21 22:00
回复 3# eaglelsb

你好，我的25个时钟都是独立从外面输进来的，25个时钟的fanout都一样大，很大

作者: abab8780000 时间: 2012-9-21 22:01
回复 5# SKILLER

你好，我的25个时钟都是独立从外面输进来的，25个时钟的fanout都一样大，很大

作者: SKILLER 时间: 2012-9-21 22:29
回复 8# abab8780000

你的设计太独特了，这么多时钟信号！！！
实在不行的话，就只能走一半信号网络了，不过可以加紧约束，劲量减小时钟skew

作者: abab8780000 时间: 2012-9-21 23:15
回复 9# SKILLER

一半网络信号是什么意思？

作者: Yekaterinburg 时间: 2012-9-21 23:55
我怎么总觉得选芯片有问题，这种特殊设计不应该用S6片子吧

作者: tiangua 时间: 2012-9-22 00:43
约束位置，使用局部时钟。

作者: huanguestc002 时间: 2012-9-22 21:46
回复 8# abab8780000

使用第二时钟布线资源试试关键字USELOWSKEWLINES

作者: ericxing 时间: 2012-9-23 10:26
不知道s6的每个bank是否都有区域时钟，驱动的逻辑不大，可以选择

作者: falloutmx 时间: 2012-9-24 09:26
居然要25个时钟，你这是处理什么东西啊？如果不是设计问题，这个就属于选型错误了。除非这些是低速时钟，那么不走全局时钟也没事。
自己做约束布clock tree要死的。

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)