EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 数模混合版图LVS [打印本页]

作者: magicalmuzhuzhu 时间: 2012-3-28 17:39
标题: 数模混合版图LVS
做的电路里有自己画的analog layout，也有用encounter做的然后导入virtuoso的digital layout。单独做digital part的lvs，用layout去比对spice netlist（从encounter导出的verilog netlist转换的来），结果是match的。

可是做整体数模混合的电路的lvs，似乎始终没有识别到那个digital的部分，include了digital的spice netlist也没有用。

麻烦有做过这个流程的朋友能指点一下应该怎么做数模混合的LVS？我用的是calibre。多谢了。

作者: damonzhao 时间: 2012-3-28 21:35
http://bbs.eetop.cn/viewthread.php?tid=321981&highlight=

作者: magicalmuzhuzhu 时间: 2012-3-29 00:05
回复 2# damonzhao

多谢版主回复。是不是可以把digital block当作一个top level的blackbox去处理，只管它的pin的连接？能否指点一下怎么在calibre lvs里实现这个功能呢？

作者: damonzhao 时间: 2012-3-29 09:30
本帖最后由 damonzhao 于 2012-3-29 09:35 编辑

回复 3# magicalmuzhuzhu

可以作为一个blackbox处理
但是最终的验证，建议取消掉blackbox的设定再进行。

关于设置的方法前面的帖子都讲到了。你看看下面的文档吧。
( , 下载次数: 1122 )
希望你能成为验证专家

作者: half_honey 时间: 2012-3-29 10:03
哈哈收资料啦~~赞

作者: half_honey 时间: 2012-3-29 10:05
哈哈收资料啦~~赞的赞的~~~

作者: magicalmuzhuzhu 时间: 2012-3-29 10:27
回复 4# damonzhao

多谢版主提供资料，我先照着做一下看看。专家做不到阿，小学生而已。。。感觉有太多东西不会。之前做encounter，stream那些也是摸索了好久才搞定。

作者: damonzhao 时间: 2012-3-29 10:39
回复 7# magicalmuzhuzhu

慢慢积累吧！

自己探索理解的更深；别人直接告诉答案，往往只会一知半解，没有提高

作者: magicalmuzhuzhu 时间: 2012-3-29 13:16
回复 8# damonzhao

呵呵，但愿能积累出点门道来。那个blackbox已经解决通过lvs了。除了改rule file，在lvs option->include svrf command里面加上lvs box语句也可以有一样的效果。现在top level过了，我再研究下去掉box怎么处理。再次谢谢版主指点了哈。

作者: damonzhao 时间: 2012-3-29 13:39
回复 9# magicalmuzhuzhu

不客气，你学的厉害了，回头我再向你请教。

去掉LVS box的话，你要考虑修改网表了，上面的那个链接有这方面的信息，你可以仔细看看

作者: 树上开花 时间: 2012-3-29 20:12
谢谢！

作者: magicalmuzhuzhu 时间: 2012-3-30 12:05
回复 10# damonzhao

再请教一个问题，最后总的验证是一定要没有lvs box的吗？

作者: damonzhao 时间: 2012-3-30 13:27
回复 12# magicalmuzhuzhu

如果你的layout数据是全的，不存在空的IP；电路也不存在这样的问题的话

那就拿掉box做吧

作者: zhangpeijian 时间: 2013-5-28 14:53
谢谢大侠

作者: marsedes 时间: 2013-5-29 10:21
你要是个妹子...我可以考虑手把手教你....

作者: jianjun11hate 时间: 2013-9-2 21:49
感谢分享啊啊啊

作者: hjj1123 时间: 2013-9-3 15:21
回复 15# marsedes

作者: zhou_charles 时间: 2013-10-23 12:08
thanks a lot.!!!!!!!

作者: 173331521 时间: 2013-12-10 11:10
正好需要

作者: 甜甜 时间: 2014-10-27 09:31
希望有用

作者: lilinyu999 时间: 2015-4-14 22:13
下载看看

作者: uestc_cjh 时间: 2015-5-30 12:21
好资料、

作者: 巍峨山 时间: 2016-1-11 13:34
niurende haozhiliao

作者: aili965849539 时间: 2016-3-24 11:02
回复 4# damonzhao

谢谢！

作者: riz.pde 时间: 2016-6-17 14:31
Cool......

作者: wowode3 时间: 2017-5-1 15:28
谢谢分享！下载下来

作者: xiaoyisimonguo 时间: 2017-5-2 01:40
in my experience, you need to have the similar hierarchy for both layout and schematics netlist
for instance, in layout you placed layout view of aBcd in a level of layout hierarchy, you better have an aBcd in schematics netlist, to be exact, aBcd :
xaBcd aBcd ...

make sure you don't have an empty cell defined in netlist:
.subckt aBcd
.ends

作者: wanhi 时间: 2017-7-9 23:32
非常感谢你

作者: 小马哥爱逛 时间: 2017-7-10 17:05
我们的项目中，跑数模混合的LVS，一般的数字的网表都需要改一下，因为数字的网表是v2lvs过来的，里面的PIN的顺序跟模拟部分stream out 的网表顺序不一致。会导致LVS不过。我觉得你这个可能是这个原因，因为你BLOCK后lvs的是通的。

作者: weidebo 时间: 2017-7-12 16:27
谢谢分享！

作者: Quinn714 时间: 2018-3-20 10:23
回复 4# damonzhao

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)