EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 有谁能详细讲讲RDL是做什么用的？ [打印本页]

---

作者: hiky    时间: 2012-3-23 16:48
标题: 有谁能详细讲讲RDL是做什么用的？
如题，有没有谁用过带RDL的工艺的，给大家介绍介绍。

---

作者: fuyibin    时间: 2012-3-23 17:36

如题，有没有谁用过带RDL的工艺的，给大家介绍介绍。
hiky 发表于 2012-3-23 16:48

                               
登录/注册后可看大图

RDL 是top metal上面的一层 AL
通常来说，现在是铜工艺，在pad区域，为了bonding，在顶层铜的上面还有一层AL，也叫做铝垫，铝比较软，如果只有铜就无法做bonding
既然工艺中有这层 RDL，那么有些设计中就可以用它来做走线，只需要多一层DRL与top metal的via mask即可

---

作者: dqyang    时间: 2012-3-24 12:20
学习了

---

作者: tyqtb33    时间: 2012-3-24 14:21
二楼回答的很具体。
补充下RDL一般使用在flipchip 封装形式下来走io，当然power或信号也可以借用来减小寄生电阻

---

作者: motofatfat    时间: 2012-3-24 20:07
說得好  感謝您

---

作者: half_honey    时间: 2012-3-26 09:50
回复 2# fuyibin


   “RDL 是top metal上面的一层 AL
通常来说，现在是铜工艺，在pad区域，为了bonding，在顶层铜的上面还有一层AL，也叫做铝垫，铝比较软，铜就无法做bonding”

求教，不是说为了bonding才在铜上加一层铝垫，但是又说铝较软所以做不了bonding?

---

作者: wanmin101    时间: 2012-3-26 11:05
学习了

---

作者: fuyibin    时间: 2012-3-26 12:43

回复  fuyibin


   “RDL 是top metal上面的一层 AL
通常来说，现在是铜工艺，在pad区域，为了bondin ...
half_honey 发表于 2012-3-26 09:50

                               
登录/注册后可看大图

sorry, 我表达不清， 我说Cu比较硬，AL比较软，只有加了AL才可以bonding. 如果只有铜就无法bonding.

---

作者: half_honey    时间: 2012-3-26 12:54
回复 8# fuyibin


      哦这样 学习了！那请问 这样说来如今的工艺都是带RDL的吗？如果不是 ，别的bonding怎么没有这个问题呢？

---

作者: fuyibin    时间: 2012-3-26 14:36
回复 9# half_honey

0.18um以上工艺的都是AL 连线，所以也不存在RDL层这个issue，因为本身就是AL
现在先进的工艺都是Cu互联线，所以才会有RDL这个东西

---

作者: half_honey    时间: 2012-3-26 14:45
回复 10# fuyibin


    多谢~~明白了

---

作者: hiky    时间: 2012-3-27 17:38
谢谢楼上的回答！

---

作者: trid742    时间: 2012-3-28 15:21
RDL一般是AL很厚，例如TSMC40LP中RDL 至少14400um，它的方阻很小，大概21mOHm每方。你可以用它走电源、地线，以及信号线。对于Flipchip而言，RDL是连接bumps到IOpads最主要的途径。

要充分利用RDL走电源、地，尽量绕道所有能到的地方，对于改善芯片的静态、动态IR很有帮助

---

作者: fuyibin    时间: 2012-3-28 19:46
回复 13# trid742

14400um？这个果然很厚啊，其实是A，1.44um。一般RDL阻值和top metal差不多。

---

作者: michaelll    时间: 2013-1-2 22:04
回复 14# fuyibin


   为什么铜工艺比之前的铝工艺先进啊？还有为什么cu太硬所以没办法bonding？谢谢解答下啊！！

---

作者: half_honey    时间: 2013-5-4 16:11
回复 10# fuyibin


   想再次请教一下 这次做到RDL的工艺了。1pmt8,其中2tm,但是发现bonding pad上没有这层RDL啊 bonding pad的层次就M1-M6而已 是要   自己加吗？实在没想明白

---

作者: fuyibin    时间: 2013-5-4 16:46
标题: 标题
回复 16# half_honey
   
pad 的AL 叫AP ，连线的AL叫RDL ，但这两个是同一层
你是1p8m 工艺,到底是什么metal scheme ，首先要拿对PDK ，然后找到对应library ，不懂就找个cell 分析一下每一层layer

---

作者: half_honey    时间: 2013-5-4 16:58
回复 17# fuyibin


   连线的AL是RDL，是指的core连到pad的线吗？

   PAD上有PA层 是指的和RDL是同一层的这个不？我这里没找到AP层哎


   metal scheme是什么意思？我不太明白 求指教

---

作者: fuyibin    时间: 2013-5-4 17:21
标题: 标题
回复 18# half_honey
   
你用的是什么process ? 仔细读过design rule么？
你用的metal option 是什么？就是几p 几m几x 几y 几z
RDL 是和top metal 连接的AL，是AL连线

---

作者: 蘑菇要冷静    时间: 2013-5-5 22:05
这个帖子 要留名学习

---

作者: half_honey    时间: 2013-5-6 08:33
回复 19# fuyibin


   你用的是什么process ?    65LL 1p8m_2tm
   tf里我看到有写RDL是metal 9


   仔细读过design rule么？
   那个。。现实就是没rule..然后我以前也没做过RDL的 一头雾水。。
  
  你用的metal option 是什么？就是几p 几m几x 几y 几z
  请问xyz是神马？？

---

作者: zhuyujun    时间: 2013-5-6 09:09
这是个好贴！

---

作者: hszgl    时间: 2013-5-6 12:37
回复 21# half_honey


   没有rule怎么搞版图啊。。这不是坑人么。。。

---

作者: fuyibin    时间: 2013-5-6 12:43

回复  fuyibin


   你用的是什么process ?    65LL 1p8m_2tm
   tf里我看到有写RDL是metal 9


   ...
half_honey 发表于 2013-5-6 08:33

                               
登录/注册后可看大图

65LL 1p8m_2tm 应该是smic的吧
这个process又不是什么很新process，
你们没有官方的PDK和document?
design rule总得有吧，要不你怎么画layout?
顶层metal通常会有不同厚度可以选择的，
比如tsmc的x是一倍厚，y是2倍厚，z是4倍厚，还有R和U那就更厚了
手头没有smic65LL的PDK，查了一下smic40LL，top metal确实没有什么厚度的选择，只有TM1，TM2
RDL层叫ALPA

---

作者: half_honey    时间: 2013-5-6 12:57
回复 23# hszgl


   被坑惯了。。P民无力反抗啊。。。

---

作者: hszgl    时间: 2013-5-6 12:59
回复 25# half_honey


   深表同情

---

作者: half_honey    时间: 2013-5-6 13:04
回复 24# fuyibin

嗯 smic的 有标准库，但是没有design rule、、领导说RDL要额外制版。。我们就不用了。。这个会有啥问题么 pad bonding啥的？
我看了一下IO库的bonding pad 也没找到RDL这个层次啊 如果用的话是不是自己额外画？

---

作者: fuyibin    时间: 2013-5-7 13:00
回复 27# half_honey

design rule 都没有，那做什么layout
做了也是白做

---

作者: half_honey    时间: 2013-5-7 13:08
回复 28# fuyibin


   拿人钱 没办法

---

作者: wbautumn    时间: 2013-6-27 12:07
回复 10# fuyibin


    学习了，谢谢

---

作者: mentoreva    时间: 2013-7-1 17:43
AL_RDL = AP
TOP Metal 和 AP 連接是靠 RV

---

作者: zj3114122    时间: 2013-7-24 13:36
增长知识了~~

---

作者: xiuqi180    时间: 2013-9-16 10:26
真的是受教了，感谢大神们

---

作者: beckdavid    时间: 2013-9-16 10:57
值得学习的好帖

---

作者: lovelsnow    时间: 2014-1-2 10:59
好帖值得學習

---

作者: ralinkok    时间: 2014-2-7 15:26
學習了
謝謝分享

---

作者: andy2000a    时间: 2014-2-8 11:26
回复 36# ralinkok


    smic的
有标准库，但是没有design rule、、领导说RDL要额外制版。

=> 應該說某些代工
我用過 5" bipolar 就是沒有 command file , 但是有簡單 RULE  
得自己寫 command file ..但是就是 WAFER 很便宜 .

但那是老 process .

smic 如果沒有
design rule .一般有幾個可能
1. new process  剛弄好還沒時間寫
2. 抄來的有些 Fab 會挖人來但是  PROCESS 很多機台很多parameter , 一開始就沒有辦法  因為可能挖來是FAB 內但是不是寫 rule file
3. 沒有寫 rule 人
有些FAB  靠便宜WAFER 價格 和品ˊ質不ok ,有些公司上層只貪便 宜

但是確不知道 說真一個新設計 本身都不知道 是否有問題下
當然得先確定 PROCESS 是OK , 但是 便宜FAB 可能連本身製程都還不穩定, 還有的FAB  會改 WAT   ..

领导说RDL要额外制版。
=> 有些PROCESS 如ZENER 是多MASK
ESD 也多個 esd implement .. 要省錢就不希望你使用
但是 說真的
得額外花多少電路設計去做出 zener ??  一般 內部通常電源會有 logic , analog
要求不高給 logic ..可以直接ZENER 有5v 就好拉  ..和 analog ref 5v 分開.
  不使用 zener 得拿 bandgap + Op 產生 ref ..等於內部做兩組 LDO .
上面就是不懂還以為省掉一層 zener mask 就是聰明 ?

---

作者: zixi_2012    时间: 2014-2-21 14:58
xuexile

---

作者: xyz1978    时间: 2014-2-27 16:33
是不是可以这么说，只有flipchip封装时，才需要用到RDL这块mask？

---

作者: miaoyue1999    时间: 2014-3-3 09:04
是不是RDL这层只有在pad那边，还有走线走不出来的时候用的？RDL是AL，硬度不好，而且容易变形，一般很少用吧，不懂啊，请教一下，thanks

---

作者: gnoc    时间: 2014-3-8 15:23
。。。

---

作者: rjxvicky    时间: 2014-5-27 17:53
不错的帖子，长知识了

---

作者: emerald1103    时间: 2014-6-13 18:48
回复 24# fuyibin
SMIC40LL的top metal的选择有TM2和MTT2，TM2是厚金属，MTT2是超厚金属。不同的PDK会有不同的选择。

---

作者: brightheart    时间: 2015-4-6 12:15
谢谢诸位解答，让我明白了RDL的概念！

---

作者: supericeman999    时间: 2015-4-7 09:43
学习了！

---

作者: 黄zhuoquan    时间: 2015-4-14 14:44
不错的帖子，留名学习

---

作者: skydreamer    时间: 2016-5-24 22:54
学习中。。。

---

作者: xiaoxin2006    时间: 2016-6-14 15:10
学习了~~~

---

作者: yanyuexing    时间: 2016-6-14 16:44
学习了谢谢

---

作者: mlqe    时间: 2017-2-22 21:22
好东西 刚好来学习了

---

作者: 西鄙人    时间: 2017-2-23 10:30
受教了！

---

作者: AnJing俊杰    时间: 2017-2-24 15:55
留名学习一下

---

作者: archillios    时间: 2017-2-25 13:32
好贴，学习一下！

---

作者: LOSLA    时间: 2017-3-24 16:08
学习学习

---

作者: wyfchinaitlab    时间: 2017-4-19 13:04
RDL 好贴！！！

---

作者: even810223    时间: 2017-4-26 15:18
回复 13# trid742


   请问什么是“Flip Chip”啊？

---

作者: jessica437    时间: 2017-5-12 11:09
mark一下，学习

---

作者: gladiac    时间: 2017-6-12 16:16
學習學習!

---

作者: anonymous_es    时间: 2017-6-26 16:38
回复 56# even810223


   chip扣在基板上的，表面植球 超声/回流和基板连起来‘’

---

作者: myhope0928    时间: 2017-7-11 16:54
诸位的讨论很透彻，谢谢分享！

---

作者: 长安归故里    时间: 2019-1-25 09:19
学习学习

---

作者: 浩瀚—yh    时间: 2019-3-8 20:05
回复 2# fuyibin


   怎么学习工艺啊？那些层是用来干嘛的？

---

作者: cathzhou    时间: 2019-3-25 13:46
谢谢了， 把以前模糊的概念弄清楚了

---

作者: njaiqhbshxhx    时间: 2019-3-25 15:00
刚刚接触到一个新的PDK，里面也提到了RDL这一层次，学习了

---

作者: xzhhc    时间: 2019-8-21 16:22
学习 啦

---

作者: qinguzhang    时间: 2019-11-4 16:13
好东西 刚好来学习了

---

作者: swords1985    时间: 2019-11-5 15:00

fuyibin 发表于 2012-3-28 19:46
回复 13# trid742

14400um？这个果然很厚啊，其实是A，1.44um。一般RDL阻值和top metal差不多。 ...

RDL会比top metal厚不少的。

---

作者: 方兴未艾    时间: 2019-11-7 16:10
刚接触SMIC的工艺，学习了，谢谢各位

---

作者: glforever1987    时间: 2020-4-15 15:01
学习了  感谢各位大牛的解答

---

作者: zhg_zhang    时间: 2020-4-30 17:43
学习使我快乐

---

作者: tiantangcobra    时间: 2020-5-11 17:44
redistribution layer，字面意思理解

---

作者: jojocute    时间: 2020-5-13 19:47
sdudy

---

作者: glforever1987    时间: 2020-5-19 09:43
学习了，感谢大神们

---

作者: a52030999    时间: 2020-5-22 12:29
學習了 . 感恩

---

作者: 巍峨山    时间: 2020-5-27 09:46
好文章

---

作者: zhouyunye195    时间: 2020-5-27 09:56
RDL一般在WLCSP封装会用到，在WLCSP封装中一般都会重新去布局PAD的位置，然后长金球，这个重新布局PAD位置的过程就是所谓的RDL，类似于芯片中的MASK，也分多层，目前RDL单层的价格几W左右吧。

---

作者: ttliu666    时间: 2020-8-21 08:31
学习了，感谢

---

作者: hadeheng    时间: 2020-8-27 18:56

学习了，感谢大神们。

---

作者: 我是白小白    时间: 2021-1-8 18:03

trid742 发表于 2012-3-28 15:21
RDL一般是AL很厚，例如TSMC40LP中RDL 至少14400um，它的方阻很小，大概21mOHm每方。你可以用它走电源、地线 ...

是不是只有flip chip的封装才需要RDL层，我们有RDL层但是也没用到啊

---

作者: 巍峨山    时间: 2021-2-25 14:53
好贴，值得学习

---

作者: 小不点_shuting    时间: 2021-2-26 15:29

andy2000a 发表于 2014-2-8 11:26
回复 36# ralinkok

为啥有的字  我不认识

---

作者: 小不点_shuting    时间: 2021-2-26 15:47

fuyibin 发表于 2013-5-4 16:46
回复 16# half_honey
   
pad 的AL 叫AP ，连线的AL叫RDL ，但这两个是同一层

PA  和  RDL  是同一层？那为啥display  不是同一层颜色  求指教

---

作者: tvman2010    时间: 2021-2-26 15:54
RDL=redistributed layer 再布线层

---

作者: kanjie    时间: 2021-3-4 14:07
学习

---

作者: hadeheng    时间: 2021-4-27 19:24
http://bbs.eetop.cn/thread-843028-3-1.html
这篇帖子有详细讲解

---

作者: Sunan_22    时间: 2021-4-30 09:43
感谢指教

---

作者: IvenC    时间: 2021-6-18 14:00

小不点_shuting 发表于 2021-2-26 15:47
PA  和  RDL  是同一层？那为啥display  不是同一层颜色  求指教

准确来说 mask 是同一层；gds层号还是不一样的。
换句话说物理上是一层，但是设计的时候方便区分不是同一层。

---

作者: IvenC    时间: 2021-6-18 14:02

小不点_shuting 发表于 2021-2-26 15:47
PA  和  RDL  是同一层？那为啥display  不是同一层颜色  求指教

另外是AP，PA的smic工艺里面的pass1吧。。

---

作者: wisywyx    时间: 2021-8-25 15:41

好贴，值得学习

---

作者: xmyshine    时间: 2021-8-26 23:05

zhouyunye195 发表于 2020-5-27 09:56
RDL一般在WLCSP封装会用到，在WLCSP封装中一般都会重新去布局PAD的位置，然后长金球，这个重新布局PAD位置 ...

学习了

---

作者: 诠释幸福    时间: 2021-9-26 13:58
学习了。感谢大神

---

作者: Carosone    时间: 2022-2-21 09:37
留名学习

---

作者: liyangetop    时间: 2022-2-22 18:19
好帖子，学习了！

---

作者: xxq.    时间: 2022-3-29 18:33
学习学习

---

作者: piao    时间: 2022-5-11 14:15

hadeheng 发表于 2021-4-27 19:24
http://bbs.eetop.cn/thread-843028-3-1.html
这篇帖子有详细讲解

Many thanks !

---

作者: xiaotudou    时间: 2023-5-18 08:57
多谢分享

---

作者: Lcy_001    时间: 2023-5-18 13:26

学习了

---

作者: wjxup777    时间: 2023-9-22 14:12
学习了

---

作者: 佳佳佳佳    时间: 2023-10-25 16:06

zhouyunye195 发表于 2020-5-27 09:56
RDL一般在WLCSP封装会用到，在WLCSP封装中一般都会重新去布局PAD的位置，然后长金球，这个重新布局PAD位置 ...

您好，可以请教一下怎么抽取rdl的寄生参数吗

---

作者: aibbt    时间: 2023-10-26 07:09
留名学习

---

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)

Powered by Discuz! X3.4