EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 请教各位大侠：在pad bonding时，下面哪种版图的画法会减小对pad下面电路的影响 [打印本页]

作者: rfid_sh 时间: 2011-11-29 13:00
标题: 请教各位大侠：在pad bonding时，下面哪种版图的画法会减小对pad下面电路的影响
本帖最后由 rfid_sh 于 2011-11-29 13:30 编辑

请教各位大侠：在pad bonding时，下面哪种版图的画法会减小对pad下面电路的影响（如果从应力等方面考虑）：
下面的做法：PAD on circuit，就是为了减小芯片的面积。

(, 下载次数: 74 )

第一种画法：pad直接接到pmos和nmos的漏端。poly1以上没有其他层次覆盖，没有metal的支撑，直接接top metal（metal4）
(, 下载次数: 78 )

(, 下载次数: 79 )

第二种画法：pad先接到“回”字形的metal3，然后通过metal3接到pmos和nmos的漏端。想用metal3来做支撑，但metal3跨过了poly1
(, 下载次数: 68 )

(, 下载次数: 79 )

第三种画法：pad先接到覆盖整个mos管区的metal3，然后通过metal3接到pmos和nmos的漏端。用大面积metal3支撑，但metal3完全覆盖了poly1
(, 下载次数: 68 )

(, 下载次数: 80 )

作者: icfbicfb 时间: 2011-11-29 19:08
你说的这个 pad 是bond pad 这一层么？
一般bond pad是有点drc rule的，不是能完全自由画的

先讲下一般的CUP pad，
bond pad一般是通过 metal1/v1/m2/v2/m3/v3/m4的一个段接到 pad circuit的中段
，这个是stagger的，然后可以in/out/in/out 循环交替成一个一个stagger pad，
这个位置和non-cup stagger不一样， non-cup stagger是在尾端，

如果是inline CUP ，就是接到pad circiut的尾端，和non-cup连接一样的，

你最好看个cup的库的layout，看完就知道了，

至于metal能不能穿过poly，我想问题不大吧，
问下layout的人，

作者: icfbicfb 时间: 2011-11-29 19:10
一般电路里面， CUP还是用的很多的，

因为可以减小电容面积，而且pad下的电路被bondpad影响的可能性较小

但是对于高精度analog pad和RF pad，一般不建议用CUP
，因为会增加噪声，因此analog 、rf pad都是inline non-cup的，

作者: rfid_sh 时间: 2011-11-30 09:42
回复 2# icfbicfb

是bond pad。

谢谢版主的热心帮助！

作者: AveryYoung 时间: 2012-11-23 11:57
回复 1# rfid_sh

你好请问下，最简单的bonding pad要怎么画？
使用金属去画一个pad 在io的外围么？

作者: Alicezw 时间: 2012-11-23 16:07
回复 3# icfbicfb

追问版主一句，这个bonging有cup,fc(这里面还分APRDL和MDRDL)，wb，这些都是什么意思啊？
因为找不到pdf文档，表示很糊涂啊，希望指点一二。
非常感谢！

作者: shangda1 时间: 2017-5-27 17:19
谢谢热心帮助！

作者: zjs315499632 时间: 2024-9-13 15:54

icfbicfb 发表于 2011-11-29 19:10
一般电路里面， CUP还是用的很多的，

因为可以减小电容面积，而且pad下的电路被bondpad影响的可能性较小

请教一下，CUP的pad设计应用在哪类芯片？wire bond封装的话pad pitch一般设计多少？

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)