EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 后端面试--每日一题（051） [打印本页]

作者: 陈涛 时间: 2011-7-10 09:44
标题: 后端面试--每日一题（051）
Why double width (multiple vias) and double spacing are used related to clock?
为什么时钟走线使用double width和double space？

难度：3

作者: TomPaul 时间: 2011-7-10 14:43
主要是corsstalk

作者: 1359784773 时间: 2011-7-10 22:57
减小电阻以减小时钟latency
减小电容以降低crosstalk

作者: qingx_j 时间: 2011-7-11 09:05
CLock Net是主要的干扰源，增加他与其他Signal Net的Space可以减少因为耦合引起的Cross talk。
Double Width，(multiple vias)减小了电阻---》减小Delay。提高EM能力，提高可靠性。

作者: 陈涛 时间: 2011-7-11 09:10
4楼正确
需要强调一点，double width之后，EM能力提高，可以使用更大驱动的clkbuf和更大的fanout，从而减小时钟树的level

作者: ficai 时间: 2011-7-11 09:20
书上讲为什么是double space而不是tri space或其他倍：
当space小于等于两倍时，coupling capacitance随着space的增大显著降低；当space大于两倍时，coupling capacitance随着space的增加并不显著的降低，而且又占据了较多的routing resource，使routing复杂化。
所以综合来看一般是double space。

作者: 陈涛 时间: 2011-7-11 09:22
对，其实1.5倍space就可以去掉很大部分的x-talk

作者: zmn 时间: 2011-7-11 10:54
谢谢各位学习了

作者: joemool 时间: 2011-7-12 16:43
学习了！！！

作者: highhand12 时间: 2011-7-12 16:54
学习了！

作者: night_cool 时间: 2011-7-12 21:24

4楼正确
需要强调一点，double width之后，EM能力提高，可以使用更大驱动的clkbuf和更大的fanout，从而减小 ...
陈涛发表于 2011-7-11 09:10

登录/注册后可看大图

请教陈大大。为什么只有double width后才能使用更大驱动的clkbuf？在double width前使用不也可以减少级数么？这个不是由max_fanout来决定的么？或者还是说由于SI减少了，所以max_fanout的值可以适当提高？但是如果max_fanout的值的提高主要由于SI的减少，那也应该主要归功于double space啊。double space绝对要比double width效果好。

我觉得double width最大的好处应该是电迁移效应。因为设计中最容易发生电迁移的就是时钟树。

作者: 陈涛 时间: 2011-7-12 23:42
因为最小宽度的走线承受不了特别大的驱动，EM会有问题，工作一段时间后就被“烧断”了，就像细的电线不能通过太大的电流一样。

作者: lishaojungu 时间: 2011-7-13 11:08
谢谢分享

作者: dianyubaobei 时间: 2011-7-13 12:36
谢谢陈大大。我看错了，呵呵。

作者: lishaojungu 时间: 2011-7-14 15:18
学习了

作者: system100 时间: 2011-7-15 11:07
领悟了，谢谢各位！

作者: 1127208631 时间: 2011-7-15 11:11

学习了，版主威武

作者: susu 时间: 2011-10-27 18:45
真是个好地方，为什么没早来

作者: 立青 时间: 2011-12-14 22:06
受用!

作者: mastosh 时间: 2011-12-15 20:44
good job

作者: qq27303272 时间: 2011-12-15 20:50
corsstalk

作者: zhoufly1234 时间: 2011-12-16 17:48
陈版主：

   double width后是不是电容变大了，但电阻变小。
   那clock net上的delay是变大还是变小呢？
   谢谢！

作者: kuailexiari 时间: 2011-12-17 21:12
每日一题！好东西

作者: wohewangke 时间: 2012-2-28 10:48
回复 22# zhoufly1234

电阻影响delay，电容影响频率，width增加之后，电阻减小，电容增加，所以delay减小，但是频率降低，因此不能太宽~

作者: im1217 时间: 2012-2-28 14:43
很好很强大

作者: shengbeyond 时间: 2012-5-16 21:12
很好的东西，向各位大牛学习了

作者: zengt000 时间: 2012-5-16 23:26
回复 1# 陈涛

请问版主，如果signal net上存在较大crosstalk，那么可不可以通过走2w2s或者1w2s来解决呢？该如何考虑这个问题？

作者: smartyaya 时间: 2012-5-18 18:44
都是牛人啊。。

作者: hongzi_ 时间: 2012-6-12 13:53
xuexile

作者: 天迹郎 时间: 2012-6-13 18:25
学习。

作者: tomc0710 时间: 2012-6-14 09:30
1.5也是常用的！！

作者: abao123 时间: 2012-8-22 11:56
回复 5# 陈涛
问下版主，double space在set cts mode中preferred extra space中可以设置，但不知道double width在哪里设置？修改lef吗？

作者: zfx253 时间: 2012-11-26 14:55

回复 zhoufly1234

电阻影响delay，电容影响频率，width增加之后，电阻减小，电容增加，所以dela ...
wohewangke 发表于 2012-2-28 10:48

登录/注册后可看大图

这里的是什么频率啊，frq = 1/（sum：delay），delay小，频率小，怎么得出来的啊？

作者: zfx253 时间: 2012-11-26 14:56

回复陈涛
问下版主，double space在set cts mode中preferred extra space中可以设置，但不知道double w ...
abao123 发表于 2012-8-22 11:56

登录/注册后可看大图

定义新的route rule即可

作者: fengwenfeng 时间: 2013-5-28 23:24
每天进步一点点...

作者: tonyhard 时间: 2019-10-9 17:43
坚持学习，继续进步。

作者: lfzhang 时间: 2022-5-2 19:49
坚持学习

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)