EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 关于PLL相位噪声的仿真 [打印本页]

作者: littleannie 时间: 2008-12-18 11:30
标题: 关于PLL相位噪声的仿真
想询问下，大家在仿真PLL的相位噪声时，是怎莫做的？是将其分块在cadence里分别仿pss+pnoise得到各部分的phase noise再采用MATLAB处理吗？还是直接对pll得到的*.tr0文件，FFT后得到频谱，再分析相位噪声的？谢谢。。。

作者: meseasky 时间: 2008-12-18 15:57
你可以用matlab建模,也不是很麻烦,这样的论文有很多,比如fudan rfic网站上就有2篇学位论文,你可以用来参考.

或者你用veriloga建模,可以在cadence下,也可以在hspice下头,方法都可行,这个论坛上就有相关的文献,可以帮助你理解

前提就是你要把各个模块的噪声,或者相位噪声都用PSS+PNOISE仿真出来

作者: littleannie 时间: 2008-12-18 17:21
谢谢.
不过用matlab去处理PLL的输出*.tr0文件,进行频谱分析,是不可取的方法?
这种方法没有办法得到整体的相噪?

作者: meseasky 时间: 2008-12-19 10:38
理论上,只看近频输出频谱是可行的,但是需要时间太长了,频域要有1Hz的频谱分辨率,时域的仿真时间至少要1秒钟,这显然不可行.至于准确性,我没有验证过,所以我也不知道,也许即使你跑了1s钟,得到的频谱也不正确.

所以trans+FFT是只能用来看看杂波的

作者: limpidyou 时间: 2008-12-19 15:02
不知道各位先進~~
還有沒有更簡單的方式來仿真呢??

作者: bobbygang 时间: 2008-12-19 16:00
是哪两篇学位论文

作者: meseasky 时间: 2008-12-22 13:28
一般PLL只能建模算噪声吧,别的方法我也不知道了

作者: pllcai 时间: 2008-12-22 15:27
一般PLL只能建模算噪声

作者: huajl8443 时间: 2008-12-24 22:40
发帖顶赚钱

作者: kool 时间: 2008-12-25 20:58
我来发一篇参考文章

原帖由 bobbygang 于 2008-12-19 16:00 发表

 登录/注册后可看大图
是哪两篇学位论文

作者: march1934 时间: 2008-12-25 21:18
学习一下,多谢

作者: littleannie 时间: 2008-12-26 09:52
我也来看下这篇文章。

作者: zhaoxiaoshu 时间: 2008-12-26 11:19

:victory::victory::victory::victory:

作者: jianbinma 时间: 2008-12-26 16:16
关注这个问题，希望有达人讲解

作者: foundry 时间: 2009-1-8 19:06
Thanks

作者: jimmy117 时间: 2009-1-9 07:50
还是用建模的方法吧~~
那篇论文的方法也不错...

作者: zhzhqiang1986 时间: 2009-2-8 22:50
这个是很多公司说面临的一个难题啊

作者: zhzhqiang1986 时间: 2009-2-8 23:10
重新下一次

作者: hnbj_lt 时间: 2009-2-19 10:38
学习一下

作者: ronialeonheart 时间: 2009-2-19 11:27
各部分的噪声可以用pss＋pnoise仿真
总的就建模吧

作者: bkat 时间: 2009-2-19 12:11
谢谢啊为什么要看1Hz的噪声必须要跑到1S？？

新手不懂啊。

作者: ronialeonheart 时间: 2009-2-20 13:59

原帖由 bkat 于 2009-2-19 12:11 发表

 登录/注册后可看大图

谢谢啊为什么要看1Hz的噪声必须要跑到1S？？

新手不懂啊。

频率为1Hz 在时域上不就表现为1s

作者: cat_hat 时间: 2009-2-20 20:14
谢谢楼主share

作者: xinfubin 时间: 2009-2-21 10:04
kankan

作者: duanliye 时间: 2009-2-23 15:29
xiexie kool

作者: aimm 时间: 2009-2-24 09:39
xiexie

作者: neal1015 时间: 2009-2-24 10:29
有谁了解IBIS仿真的，可否指导一下，多谢了！

作者: tonywai 时间: 2009-2-24 13:57
多谢多谢

作者: yuningwuxin 时间: 2009-2-24 14:36
好东西！

作者: semitao 时间: 2009-2-24 14:50
不错，谢拉

作者: terry0724 时间: 2009-2-24 16:06
thx a lot!

作者: solstice 时间: 2009-3-5 17:29
萬分感謝

作者: prof3 时间: 2009-3-6 06:27
PLL Phase Simulation actually is not that much difficult as you think. Using Matlab or Cadence both can do. Basically check noise from individual block first, then build PLL noise model(Matlab or Cadence) to check the whole loop simulation. The critical thing is you have to identify where is noise dorminant from and how to adjust the loop parameter to get the optimal results.

Hopefully it helps to you.

作者: ronialeonheart 时间: 2009-3-6 10:23
有没有关于建模的论文呢

作者: cs5376a 时间: 2009-3-6 14:09
标题: zhichi
ddddddddddddddddddddddddddddddddd

作者: prof3 时间: 2009-3-6 14:19
I have ever built the circuit level model and matlab model as well. For circuit level, it is more convenient to use. let me try to pack it and upload later if many ppl interested. Otherwise, don't waste my time.

作者: eexygtemp 时间: 2009-3-7 14:27
进来学习一下。。。。

作者: swjtuli 时间: 2009-3-9 00:42
标题: 看下哈
先好好看下哈！

作者: woailaopochenni 时间: 2009-3-22 09:39
好东西，人人顶！谢谢楼主。

作者: criffs 时间: 2009-3-23 02:23

原帖由 prof3 于 2009-3-6 14:19 发表

 登录/注册后可看大图

I have ever built the circuit level model and matlab model as well. For circuit level, it is more convenient to use. let me try to pack it and upload later if many ppl interested. Otherwise, don't wa ...

I do think so. But the problem is even I get the phase noise for each module like PFD, CHP, VCO, how can I add it into the loop, you know, the phase noise is a function of frequncy.Could you show us how to do it?Thanks.

作者: mmic1978 时间: 2009-3-24 14:56

原帖由 ronialeonheart 于 2009-2-19 11:27 发表

 登录/注册后可看大图

各部分的噪声可以用pss＋pnoise仿真
总的就建模吧

期待答案, 困惑中

作者: faithfully 时间: 2009-3-24 20:44
Not frequency but phase. All the kinds of noise in the loop can be translated to the phase deviation compared with the ideal reference clk. The phase error over 2pi then squared is just the phase noise in dBc. All the simulators use this fudamental to calculate pll phase noise.

作者: fogworld 时间: 2009-3-25 15:41
没仿过

作者: superrabbit 时间: 2009-3-25 17:59
标题: eetop
VerilogA系统建模,可以~~

[ 本帖最后由 superrabbit 于 2009-3-25 18:02 编辑 ]

作者: fallangel 时间: 2009-3-30 15:57
模块仿真出来，然后建模自己算，传递函数，功率叠加！

作者: 小小xxl 时间: 2009-4-1 23:02
标题: 好东西
能学到很多东西啊！！

作者: savagegarden 时间: 2009-4-7 18:06
看看呢，刚好要找论文

作者: apprenticewyc 时间: 2009-4-9 13:06
十分感谢

作者: kudo1111 时间: 2009-4-10 16:54
关键市系统TF建模吧

作者: rtytry555 时间: 2009-5-28 16:23
999999999

作者: 吾老公 时间: 2009-5-29 16:01
mmsim7已经有仿真的tools

作者: allandaiya 时间: 2009-6-1 22:03
谢谢阿！。。。。。。。。。

作者: hltll 时间: 2009-6-10 16:20
看看再评论

作者: stevenzz100 时间: 2009-6-11 17:30
用建模的方法

作者: gdhp79 时间: 2009-6-16 21:54
fudan rfic。好东西啊。

作者: gdhp79 时间: 2009-6-16 21:56
ppsim是个什么东西啊

作者: falcom216 时间: 2009-6-18 07:42
学习学习

作者: bjsuperpower 时间: 2009-6-18 20:01
标题: xiexie
very ths

作者: hxzhao2008 时间: 2009-6-22 19:01
正在学习研究中，收获不少

作者: hillstream 时间: 2009-6-26 12:26
学习中

作者: xiazhiru1983 时间: 2009-6-28 15:48
谢谢，拿来参考一下

作者: bladekid 时间: 2009-6-30 13:47
值得关注

作者: gdhp79 时间: 2009-7-9 13:12
thanks very much

作者: semico_ljj 时间: 2009-7-9 15:21

作者: liql 时间: 2009-8-7 21:36
不错，谢谢分享

作者: shanzhongyiliu 时间: 2009-8-7 22:47
好像在candence里很难吧？个人觉得MATLAB比较容易

作者: scpuke 时间: 2009-8-8 11:12
pll噪声性能评估需要从下面这几个方面考虑：
1，频域的线性模型，分析锁定状态下的噪声性能。锁定状态pll的线性模型公式在任何一本介绍pll的书中都找的到，用matlab建模最为方便，veriloga也可以。首先pss+pnoise抓出各个模块电路的噪声性能，再把这些数据代入pll线性模型中，就可以分析出各个模块对系统的噪声贡献了。。。注意这种建模方法只是评估锁定状态下各个模块电路的器件噪声对系统的贡献。采用sigma delta modulator的小数分频pll，也可以把 sdm的理论噪声模型代入环路分析。

2，时域的tran模型，主要分析pll的锁定过程，也可以可以看到spur。这个模型的最大好处是整个pll都可以是实际的电路，因此结果最能反映实际工作状态，尤其锁定过程。做pll一定要跑一个总体的tran仿真，确保锁定过程没有问题。有时候模块间时间常数差距太大了，比如vco振在5G以上，reference只有几M，环路带宽不到100K，那么仿真过程可能会非常慢，要好几天才能看到锁定过程。这时可以采用部分模块用实际电路部分模块用veriloga模型的方式提高仿真速度，把vco与divider merge成一个veriloga模型是最常用的方式。sigma delta modulator既可以是veriloga模型，也可以是verilog代码。
由于fft的限制，用tran+fft的方式想看到phase noise谱是不太现实的。不过可以采用另一个技巧，写一个veriloga模块记录下vco相位经过2pi整数倍的时间点，按jitter的定义用matlab来分析出rms jitter，peak jitter等。需要注意的是tran模型中不包含1中提到的器件噪声，mos/res这些器件的噪声模型都是小信号模型。但tran模型能够准确的评估sdm引入的噪声。
其实还可以把vco/reference这两个最重要的噪声源的phase noise取积分算出rms jitter，再用veriloga建模这两个模块，加入正态分布的时间抖动。这样一来，tran模型也包含了器件噪声，只是中间绕了一个弯。

3，考虑pll噪声性能另一个非常重要但很少有资料提及的方面是必须仔细评估电源/地扰动的影响，这需要分析每一个模块的电源/地的噪声抑制能力。

个人认为这三个方面缺一不可，在pll设计的不同阶段各有侧重。早期系统spec定义及模块spec分解时，主要用1的方法，这时模块噪声数据没有但可以参考经验数据，这一步确定出pll主要的环路参数，如lpf参数、除频比、vco噪声、cp/divider噪底等。模块设计阶段就要侧重1和3，这里1指优化模块自身噪声性能。在最后系统集成验证阶段则需要侧重1和2。这时模块噪声数据已经有了，可以准确评估电路器件噪声对整体的贡献。

作者: panxjtu 时间: 2009-8-9 22:08
学习一下！

作者: host_aa 时间: 2009-8-11 16:13
ding!!!!!!!!!

作者: staringnight 时间: 2009-8-12 15:53
好贴，学习了

作者: 大大山 时间: 2009-8-28 22:57
good question,i think

作者: 小小xxl 时间: 2009-8-29 08:35
正在学习PLL，谢谢！

作者: xxdtju 时间: 2009-8-29 22:20
顶67楼，分析很详细，学习

作者: mmic1978 时间: 2009-8-30 10:46

原帖由 scpuke 于 2009-8-8 11:12 发表

 登录/注册后可看大图
pll噪声性能评估需要从下面这几个方面考虑： 1，频域的线性模型，分析锁定状态下的噪声性能。锁定状态pll的线性模型公式在任何一本介绍pll的书中都找的到，用matlab建模最为方便，veriloga也可以。首先pss+pnoise抓 ...

分析非常到位～～

作者: 小小xxl 时间: 2009-8-30 10:57
那一般论文上面的谱密度是怎么仿真的呢？还真是奇怪啊？

作者: cuicui158598 时间: 2009-8-31 13:56
好书，谢谢分享。呵呵呵呵

作者: HenryLiang 时间: 2009-9-1 14:06
xiexiele

作者: wendylele 时间: 2009-10-12 17:41
学习学习，收益匪浅

作者: WOSHILVHANG 时间: 2009-10-30 14:38
这个得学习下

作者: sanyuan0902 时间: 2009-11-9 14:39
看看论文！！

作者: aocean 时间: 2009-11-23 10:06
不错的资料，谢谢分享！

作者: hunan88 时间: 2009-11-24 19:58
67# scpuke
你好 scpuke, 请教啊下我对于这句话“首先pss+pnoise抓出各个模块电路的噪声性能，再把这些数据代入pll线性模型中，就可以分析出各个模块对系统的噪声贡献了。。。” 有点不懂，请问如何将该数据代入PLL线性模型中，是用matlab工具吗？如是，大概该如何操作。谢谢

作者: chaojixin 时间: 2009-11-24 21:25
学习了，谢谢！！！！！

作者: calven 时间: 2009-11-24 22:47
用fft怎么能得到phase noise呢，可以得到spur的 1# littleannie

作者: bluesoul 时间: 2009-11-29 22:41
发帖赚钱顺带感谢

作者: amodaman 时间: 2009-11-30 00:47
中文写的博士论文，看着晕啊。

作者: ccmayo 时间: 2009-12-5 15:45
good tanks

作者: warcitizen 时间: 2010-2-2 21:25
感恩阿,正是需要的時候

作者: chialo 时间: 2010-2-11 03:55
這個疑問我也存在很久了,所以簡單來說用跑整個pll的tracient時是沒辦法"順便"分析整個pll的phase noise囉？解決之道還是必需要把其他部份的phase noise建立出來再以VCO來驗證?

作者: rocqip 时间: 2010-2-11 07:57
下个论文看看

作者: w98211012 时间: 2010-4-22 16:15
10# kool

作者: fogworld 时间: 2010-4-22 22:15
问题没有解决，继续努力

作者: poudle 时间: 2010-4-23 09:25
哎看了讨论还是不知道该怎么仿

作者: nicist 时间: 2010-4-25 20:29
我看完了还是不知道啊？？？

作者: zhouwanlin 时间: 2010-5-24 21:00
谢谢，不错啊

作者: Accee 时间: 2010-5-25 20:00
好久的？

作者: myhz 时间: 2010-5-27 09:06
一般PLL只能建模算噪声吧

作者: Angelasong 时间: 2010-5-27 15:38
xie xie le...

作者: juying0709 时间: 2010-6-4 15:38
学习了

作者: swjtuli 时间: 2010-6-5 00:11
用matlab直接写代码，综合处各个部分的

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)