EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 求助！插值滤波器 [打印本页]

作者: u-know? 时间: 2008-12-3 15:18
标题: 求助！插值滤波器
现在我要做一个基于FPGA的插值滤波器，我有两种思路，一种是用MATLAB和SYSTEM GENERATOR来实现，用FDATOOL来计算出滤波器的系数，然后用DAFIR来进行插值滤波，最后将这个模块用SYSTEM GENERATOR来产生VERILOG代码，和TESTBENCH，但是我在产生的时候出现网表问题，想了很久还是想不通，有谁对这个思路比较熟悉的能给点意见麽？
另一个思路是直接用IP CORE来设计滤波器，但是得自己写激励来在MODELSIM里验证，我写不来正弦激励，有谁可以帮助我麽？
谢谢了啊~~老师给的题目，好多个月了，但是我就是弄不出来，都快急死了~

作者: include333 时间: 2008-12-3 18:13
标题: 中意互联为您你提供200M免费全能空间
中意互联为您你提供200M免费全能空间,

支持绑米,FTP管理.有管理控制面板.支持ASP+ACCESS+NET+PHP+MYSQL.
※ 此款空间完全免费，开放申请中……
※ 网站空间200M,资源有限,每用户只能申请一个;
※ IIS可扩充，每IIS一元每年;
※ 独立FTP帐号1个,200个IIS连接,流量不限;
※ 拥有控制面板,可进行FTP密码等多项实时更改;
※ 支持JAVAScript以及VBSript客户端脚本;
※ 支持ASP、ASP.net、PHP、CGI程序;
※ 支持Access、MSSQL、MYSQL数据库;SQL空间需另购；
※ 正版防毒系统定时更新病毒代码库在线杀毒;
※ 服务器组件支持动易新云 AspJpeg Jmail AspUpload
演示地址：http://www.chinansi.com

作者: jacobshen 时间: 2008-12-3 23:51
不知道你说的插值滤波器是否是指提升采样率的最简单的插0之后的滤波器？
其实在fdatool设计产生滤波系数之后自己写verilog好了，不难的，至于fdatool直接产生的verilog code好像是不可综合的，带行为级的，反正我是没有直接使用过。。

还有正弦激励信号可以用matlab写程序生成，部分参考如

假设是信号是10位字长,那么:

x=0:2.*pi./1024:2.*pi;
y=1024.*sin(x);
y=round(y);%这个是四舍五入的函数

[ 本帖最后由 jacobshen 于 2008-12-3 23:56 编辑 ]

作者: opqr371 时间: 2008-12-4 03:24
提示: 作者被禁止或删除内容自动屏蔽

作者: rushyy 时间: 2010-1-23 20:36
同问？

作者: 纯白雾隐 时间: 2010-5-19 16:14
学习。。。。

作者: lwcforever 时间: 2011-11-28 11:40
回复 3# jacobshen

你好你做过delta sigma 前面的插值滤波器么？小弟有问题请教。

作者: summuy 时间: 2011-11-29 12:31

作者: fox2738 时间: 2014-11-28 00:52
用fdatool生成的代码是可以综合的，只不过效率不高而已。用matlab生成离散的正弦激励，导出txt文本，然后再导入verilog里做测试即可

作者: glace12123 时间: 2015-2-5 23:29
自己用HDL写，这是最明智的办法，别太相信工具，况且你是要转化为RTL，时序什么的自己控制最好，工具给你生成的，保不齐出什么问题。。。

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)