EETOP 创芯网论坛 (原名：电子顶级开发网)

标题: 借助Cadence低功耗设计流程，普通IC设计师也能做出一流SoC设计 [打印本页]

作者: kunmingcai 时间: 2008-7-31 12:26
标题: 借助Cadence低功耗设计流程，普通IC设计师也能做出一流SoC设计
借助Cadence低功耗设计流程，普通IC设计师也能做出一流SoC设计

作者: yongjiefan 时间: 2008-8-13 00:18
可惜不是很具体，如果可以更具体就更加好了

作者: bbss 时间: 2008-8-13 01:50
不是很明白！来看一下！感谢！

作者: Awmwl3 时间: 2008-8-13 09:14
借助Cadence低功耗设计流程，普通IC设计师也能做出一流SoC设

作者: Awmwl3 时间: 2008-8-13 09:15
普通IC设计师也能做出一流SoC?????

作者: Awmwl3 时间: 2008-8-13 09:16
IC设计师也能做出一流SoC设

作者: Awmwl3 时间: 2008-8-13 09:18
借助Cadence低功耗设计流程

作者: Awmwl3 时间: 2008-8-13 09:21
3.rar

作者: Awmwl3 时间: 2008-8-13 09:24
0.18微米芯片后端设计的相关技术

作者: 2000a 时间: 2008-8-21 00:46
这好像有难度啊！！！！

作者: hujiuyun2009 时间: 2009-1-16 10:52
thanks

作者: wangyongan 时间: 2015-5-19 18:58
好资料

欢迎光临 EETOP 创芯网论坛 (原名：电子顶级开发网) (https://bbs.eetop.cn/)