在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11357|回复: 18

[求助] ESD版图设计问题

[复制链接]
发表于 2019-2-10 16:58:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
电路.png

有一个小小的问题想请教大神们 :图中电路图是ESD保护电路图 M26 M25MOS管子源漏究竟画多粗怎么看 而且为什 ...

有一个小小的问题想请教大神们 :图中电路图是ESD保护电路图 M26 M25MOS管子源漏究竟画多粗怎么看 而且为什 ...

有一个小小的问题想请教大神们 :图中电路图是ESD保护电路图 M26 M25MOS管子源漏究竟画多粗怎么看而且为什么源和漏离栅极的距离不一样(感觉有一端跟栅是紧紧挨着的 另一端却不是  ,版图是我找的网上的)谢谢你们了 我真的搞不懂
发表于 2019-2-11 10:28:23 | 显示全部楼层
源漏两极到栅极的space,在设计ESD MOS管 rule有要求的,你可以看一下你们的rule。好像是加一层SAB这个物质,增加抗压性。过完年回来喝酒喝忘了,你可以看一下有个叫柯明道的教授有关ESD的解答
 楼主| 发表于 2019-2-12 11:31:12 | 显示全部楼层
回复 2# ZGP123456


   谢谢你啊!!
发表于 2019-2-12 15:37:17 | 显示全部楼层
SAB利用增加漏极宽度产生隔离电阻,提高PAD电位促进ESD保护器件开启
发表于 2019-2-12 15:38:04 | 显示全部楼层
SAB利用增加漏极宽度产生隔离电阻,提高PAD电位促进ESD保护器件开启
发表于 2019-2-13 11:04:23 | 显示全部楼层
对于上面的问题,一般来说漏端需要画大面积一点,同时,漏端接触孔到栅距离(DCGS)大于源端接触孔到栅距离(SCGS),如果DCGS过小,很可能发生瞬态的ESD冲击耦合到栅上,会将栅氧化层击穿;对此通常会留有一定的DCGS的空间,并且增加SAB工艺将覆盖在漏极接触孔与栅之间的金属硅化物去除,防止栅漏直接串通的发生。而大面积的漏端可以确保大电流流入泄放,起到保护作用。你问到的画多粗,就需要查一下rule。
要从根源上明白ESD保护结构设计准则和原理,论坛上有相应的资料,可以查一下。涉及到的面还是比较广的。
 楼主| 发表于 2019-2-14 20:54:38 | 显示全部楼层
回复 6# 我要改名字啦啦


   非常谢谢你!这两天我看了你说的文件大概都懂了
发表于 2020-5-6 20:04:28 | 显示全部楼层
解释的到位
发表于 2021-6-2 10:07:07 | 显示全部楼层
感谢分享
发表于 2021-6-2 18:22:48 | 显示全部楼层
增大漏区包孔一个是寄生的DIODE加大 第二个增大漏区电阻 方便均匀推动 这个结构是两级结构 到第二级已经有电阻了 且管子尺寸不大 适当加大漏区电阻对芯片面积影响不大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 22:00 , Processed in 0.029457 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表