在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6942|回复: 24

[资料] FPGA高级时序约束

[复制链接]
发表于 2019-2-9 08:10:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
XILINX_时序约束使用指南中文.pdf (429.35 KB, 下载次数: 187 ) FPGA高级时序综合教程.pdf (382.59 KB, 下载次数: 200 ) FPGA全局时钟约束(Xilinx).pdf (247.26 KB, 下载次数: 153 )
发表于 2019-2-10 00:25:08 | 显示全部楼层
dingyige xiin
发表于 2019-2-27 22:16:20 | 显示全部楼层
回复 1# wangheping123


    thanks for sharing
发表于 2019-3-25 21:51:46 | 显示全部楼层
非常有用  
发表于 2019-3-25 21:54:00 | 显示全部楼层
useful data
发表于 2019-3-26 23:33:46 | 显示全部楼层
谢谢
发表于 2019-3-27 09:01:04 | 显示全部楼层
下载下来看看,正需要呢
发表于 2019-3-27 10:37:10 | 显示全部楼层
谢谢分享
发表于 2019-4-2 11:28:47 | 显示全部楼层
学习一下
发表于 2019-4-2 11:40:28 | 显示全部楼层
thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 21:34 , Processed in 0.028783 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表