在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2083|回复: 5

[求助] bandgap PSRR大于0

[复制链接]
发表于 2019-1-20 20:22:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
电路图如下:
schematic.png


做AC分析,得到PSRR波形如下,在高频时候会有一段部分大于0:
PSRR.png
请问怎么改进电路可以使这段小于0?如果不使用RC滤波。
发表于 2019-1-21 11:33:14 | 显示全部楼层
没什么关系,重点是低频的PSRR
发表于 2019-1-21 11:43:53 | 显示全部楼层
重点是低频PSRR吖
发表于 2019-1-21 15:41:19 | 显示全部楼层
增加内部loop的GBW
 楼主| 发表于 2019-1-21 17:03:03 | 显示全部楼层
回复 4# revengeryyy


    把米勒补偿电容减小来增加带宽,整体下降了一点,但是过0部分还是存在。把电容再减小,整个稳定性就不能保证了。
发表于 2019-1-21 22:36:55 | 显示全部楼层
大于0的那段是运放作用减弱,从PMOS通过去的,一般不影响用
noise cancellation/升压叠NMOS
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 15:19 , Processed in 0.024692 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表