在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1462|回复: 1

[求助] 请教一下大家如何调用DC里产商提供工艺库里的指定单元

[复制链接]
发表于 2019-1-17 16:19:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 yishuad 于 2019-1-17 17:03 编辑

我用的是smic0.13um的DC工艺库(target library),想调用里面的1位全加器FAHhdlX单元。我在verilog代码里写了诸如



  1. FAHHDLX Ins_FAHHDLX(

  2. .A(A),
  3. .B(B),
  4. .CI(CI),
  5. .CO(CO),
  6. .S(S)

  7. );


复制代码


其中输入A,B,CI,输出S,CO都是1位。结果DC综合后发现调用的是XOR,INV等这些组成全加器的最小单元而不是我想要的全加器单元。


      而且两个1位的数在Verilog中使用“+”相加,最后综合出来的最小单元也是XOR,INV等,只有两位或以上的“+”操作符DC才会调用FAHHDLX这个最小单元。
应该如何指定DC即使是在两个1位数相加时也调用FAHHDLX这个单元呢?谢谢大家!
 楼主| 发表于 2019-1-17 16:25:43 | 显示全部楼层
之前不知道如何发布悬赏,麻烦知道的大佬移步到我新建的悬赏帖回答
http://bbs.eetop.cn/viewthread.php?tid=848151&extra=
如果有违反版规请版主大大海涵,或者把这个贴子删除,谢谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 15:33 , Processed in 0.015363 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表