在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2381|回复: 4

[求助] MOM电容过lvs的问题

[复制链接]
发表于 2019-1-11 15:52:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如果有手画的MOM电容的话,原理图中放的是AnalogLib里的理想电容,该如何过lvs呢,现在知道有一种办法是直接lvsIgnore,但是这有一些问题,比如A-MOM-B, C-MOM-D和A-MOM-D,C-MOM-B这个是检测不出来的。求助,谢谢了
发表于 2019-1-11 17:03:00 | 显示全部楼层
手画的MOM之前一直的做法是手动将cdl中的这些MOM注释掉,不过这样具体接的是多大的电容就只能靠layout自己来保证,不过一般后仿没问题就是真没问题啦
发表于 2019-1-14 09:05:24 | 显示全部楼层
没手画过MOM,有种思路可以建议:电路对理想电容建成cell,版图也对手画MOM建立对应cell,然后用lvs box。
连接关系可以对应起来,lvs也可以过。就是有点麻烦。
发表于 2022-7-19 14:35:32 | 显示全部楼层
请问楼主问题解决了吗?
发表于 2022-7-19 17:09:01 | 显示全部楼层
LVS command file 需要增加MOM电容的定义
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 15:04 , Processed in 0.020988 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表