在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3791|回复: 9

[讨论] 很普通的画法为什么么会漏电?(欢迎大家讨论)

[复制链接]
发表于 2018-8-10 14:07:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 w2313190 于 2018-8-10 14:09 编辑

2.jpg 3.jpg 1.jpg QQ截图20180810140333.jpg
如上图所示,本次设计采用的是上华40V的工艺,黄色的是Nwell,紫色的是高压nwell.电路中器件的I40反相器(图一)在做EMMI后结果显示漏电(图四),图二为器件参数,PMOS和nmos均打折了,对应的版图如图三画红色圈所示。我感觉就很奇怪,为什么I40前面和后面的反相器都不漏电,就它漏电。求大神能分析一下漏电的原因。谢谢!
发表于 2018-8-10 22:48:21 | 显示全部楼层
感觉是类似闩锁效应,w=50,m=8,这是驱动级的管子,不知道你p环n环是怎么布置的,宽度距离是多少,从版图上看视乎孔也不多
发表于 2018-8-10 22:49:43 | 显示全部楼层
应该把I40做驱动管类型处理,而不是普通门电路画法
发表于 2018-8-11 06:24:13 | 显示全部楼层
就是普通的画才有问题
发表于 2018-8-13 11:47:02 | 显示全部楼层
这个pmos的totalwidth=400um,fingers=10,那么fingerwidth=40,一般的latchup规则要求是35um以内必须要有sub pickup,况且这个pmos是power mos的前级驱动,一个sub ring是不能少的
发表于 2018-8-13 12:06:03 | 显示全部楼层
你这个pmos管的fingerwidth是40um,而且你没有ntap ring,很明显违反了latchup规则,一般在35um范围内必须有sub pickup
 楼主| 发表于 2018-8-13 13:20:52 | 显示全部楼层
请问那像这种驱动级的管子应该怎么画?
发表于 2018-8-21 09:30:57 | 显示全部楼层
围一圈ntap
发表于 2018-8-21 09:36:22 | 显示全部楼层
漏电的是NMOS还是PMOS,楼主能在图3标注一下哪个是N哪个是P吗
 楼主| 发表于 2018-8-21 09:50:04 | 显示全部楼层
回复 9# gxd12
漏电的是PMOS
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:05 , Processed in 0.030685 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表