在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1674|回复: 1

[求助] FPGA的扇出多大

[复制链接]
发表于 2018-7-13 15:29:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在设计中怎么确定FPGA的扇出多大,到底有木有超出,我发现在我写的代码中扇出最高2000+了,但是最后好像还是没有问题 1531467112(1).jpg
发表于 2018-7-14 01:01:32 | 显示全部楼层
回复 1# 谁枫而飘

高扇出网络会影响timing 如果你没有timing violation 就无所谓了通常setup hold violation会发生在高扇出网络
XILINX vivado默认fanout limit 是10000
所以2000还好了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 22:27 , Processed in 0.017243 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表