在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9728|回复: 49

[资料] CPPLL verilogA 相位噪声建模

[复制链接]
发表于 2018-6-13 14:20:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
A verilog-A based fractional freqency synthesizer model for fast and accurate noise assessment.pdf (5.24 MB, 下载次数: 818 )

值得大家学习一下。
发表于 2018-6-13 14:55:15 | 显示全部楼层
you design it or you just copy it
发表于 2018-6-13 16:37:13 | 显示全部楼层
谢谢分享
发表于 2018-6-13 21:17:05 | 显示全部楼层
thanks for your sharing
发表于 2018-6-14 00:07:57 | 显示全部楼层
thanks for your sharing
发表于 2018-6-14 08:57:39 | 显示全部楼层
many thanks
发表于 2018-6-14 19:03:02 | 显示全部楼层
谢谢分享
发表于 2018-6-14 19:53:28 | 显示全部楼层
看看~~~
发表于 2018-6-15 11:50:15 | 显示全部楼层
thanks for sharing
发表于 2018-6-15 16:00:58 | 显示全部楼层
thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:29 , Processed in 0.028526 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表