在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2854|回复: 4

[求助] 怎么解决用普通IO做时钟输入带来的时钟不确定问题

[复制链接]
发表于 2018-5-18 23:11:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
由于硬件设计时将普通IO用作与dsp传输的EMIF总线的时钟输入,现输入时钟100MHz左右,EMIF读操作的过程为,FPGA监测到读使能后产生读fifo使能,fifo的dout直接送至EMIF数据总线,测试发现DSP经常读不到传输的数据,或传输的数据有大量的误码,怎么约束该时钟或怎么修改传输方案才能保证在现有硬件条件下数据传输稳定。
发表于 2018-5-21 15:43:33 | 显示全部楼层
普通IO用作时钟输入, 100MHz, 那你就下约束 100MHZ啊, dout 需要设置外部 delay; 然后看看 满足要求吧。   最好改到带有bufg的io口。 最差也要有个ibufg
  网上找来的例子:
 1: NET "pin_io_i" LOC = AD12 | TNM_NET = EMIF_clk;
   2: TIMESPEC TS_EMIF_clk = PERIOD "EMIF_clk" 10 ns HIGH 50 %;
   3: NET "pin_dout0" LOC = D10 | SLEW = FAST;
   4: NET "pin_dout0" OFFSET = OUT 8 ns BEFORE "EMIF_clk" HIGH;
发表于 2018-5-21 22:17:04 | 显示全部楼层
If you used common I/O of FPGA to work with 100MHz, I think it is OK for FPGA. But the PCB roue should be designed in details to ensure board timing performance.
发表于 2018-5-26 09:45:19 | 显示全部楼层
回复 1# 499646091


那别送时钟去给FPGA了。设计异步并行总线,可以解决。干嘛给时钟呢?EMIF是源同步设计?
发表于 2018-5-30 10:10:16 | 显示全部楼层
我很赞成4楼的说法,我不相信你是用的同步的EMIF,既然是异步,为何一定要用这个不伦不类的100M时钟?另外,我猜测你这里的收不到数据和出现误码根本就不是时钟的问题,很有可能是EMIF配置和你的FPGA的并行总线接口逻辑设计没有匹配好。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 16:22 , Processed in 0.020275 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表