在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1815|回复: 0

[求助] 求解ISE中的OFFSET IN和OFFSET OUT约束疑问

[复制链接]
发表于 2018-5-16 11:26:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
offset in before是定义了FPGA输入时钟数据的钟码关系,布局布线后,时序约束工具据此可以分析出内部时序是否违例。然而offset out after是什么意思呢?第一、如果是在布局布线前定义fpga输出数据和输入时钟的钟码关系,那么定义的前提是这个钟码关系是已知的,但是根本不可能啊,fpga内部布局布线结构无法预测,关系就无法预先得知;所以第二,这个约束就是定义或者约束fpga布局布线后,在输入时钟上升沿到达后,数据多久有效吗?这样也不对啊,如果定义一个稍大的延迟,fpga根本就不能实现,那这样定义还有什么意义。求解答啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:56 , Processed in 0.029633 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表