在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: c134

[求助] 关于fifo的问题(verilog)求高手帮助

[复制链接]
发表于 2018-5-2 23:23:34 | 显示全部楼层
回复 8# c134

看了一下,测试程序的逻辑也有问题。
你能把设计的状态机画一下发上来吗。
发表于 2018-5-3 17:07:41 | 显示全部楼层
本帖最后由 工大鱼肉 于 2018-5-3 17:11 编辑

暂时没看出来有啥问题,但是我有一种猜想。
有时候在做设计的时候,会使用两组单口的mem来完成一个双口mem,两个口可以同时读写
它使用ram实现的,如果都是用register兜出来,应该就没有这个两倍的问题
可以查询下可否增加一些编译时的标记,强制将memory编译成reg类型试试这个

https://blog.csdn.net/qingfengtsing/article/details/7089236
发表于 2018-5-3 17:35:14 | 显示全部楼层
以下是猜的
你的逻辑里面有这样一种情况,同时读写信号使能。这个功能在mem的interface上看就是同时对两个不同地址操作,这种操作一般单口ram是做不到的,他做了两个单口ram可能是为了满足这个情况。如果是register兜出来的应该就没有二倍的问题。
发表于 2018-5-5 22:48:13 | 显示全部楼层
回复 2# c134


    帮顶
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:38 , Processed in 0.018225 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表