关于工艺design rule中的最小步长

亭ting · 发表于 2018-4-30 13:31:57

回复 9# powerboy711

好的，多谢

note30933 · 发表于 2018-4-30 15:16:23

good point

亭ting · 发表于 2018-4-30 15:22:30

回复 10# transistor7

嗯嗯，好的，感谢帮助！

亭ting · 发表于 2018-4-30 15:57:01

回复 10# transistor7

我在一个.tf文件里看到，这应该是一个关于工艺的文件，里面有工艺的描述，得到下面的截图，

那这里给出的space与前面说的grid有什么区别吗?还有这里给的minwidth有NWELL的，还有DIFF的

transistor7 · 发表于 2018-4-30 22:17:59

回复 14# 亭ting

你所画出来的是DRC rule: 说的是在画layout的时候，diffusion的最小宽度和spacing.

亭ting · 发表于 2018-5-1 09:36:40

回复 15# transistor7

所以，图片中那些是在画版图时才考虑的space问题，就是要满足DRC检查要注意的问题。而我们在设计确定管子尺寸时，考虑的最小grid，就是前面说的那个0.005u是吧？

transistor7 · 发表于 2018-5-2 00:15:18

回复 16# 亭ting

对的。其实你也可以测试一下，方法就是你设置最小的Width，然后往上加0.005u，看看起作用不？如果不行，一般都会自动更改成之前的值。

亭ting · 发表于 2018-5-2 09:18:42

回复 17# transistor7

我用hspice仿真过，改变步长1nm也是会有很小的vth，Id变化的，虽然变化可能很小，但是能用hspice仿真。

lwl5505003 · 发表于 2018-5-2 09:58:36

文件通常就叫Design rule或者Design manual，去里面找找啊

[求助] 关于工艺design rule中的最小步长