在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1484|回复: 2

[求助] systemverilog是否支持同名不同参数的方法重载或覆盖?

[复制链接]
发表于 2018-4-28 00:30:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 american007 于 2018-4-28 00:48 编辑

看了  Systemverilog验证 测试平台编写指南这本书, 有个问题,
请教大家:systemverilog是否支持同名不同参数的方法重载或覆盖?
发表于 2018-5-2 14:06:25 | 显示全部楼层
好像直接是不支持的, 可以间接实现。通过class的parameter 参数传递实现class内部task的参数修改。sv2012里新添的说明吧
发表于 2018-5-5 22:49:29 | 显示全部楼层
回复 1# american007


    帮顶
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 05:34 , Processed in 0.024380 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表