在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3564|回复: 9

[讨论] 不推荐用Python等软件语言直接设计IC

[复制链接]
发表于 2018-4-26 09:19:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
软件语言只是逻辑上的设计。
IC设计是物理、时序和逻辑多方面的设计,缺了前两者,只剩下功能,没有任何性能!
这是阻碍国家IC进步发展的。

希望初学者,真正想学习IC设计的去学习verilog或Vhdl
发表于 2018-5-11 14:50:06 | 显示全部楼层
非常赞同,软件语言和硬件描述语言思维方式不一样
发表于 2018-5-11 17:34:43 | 显示全部楼层
搞不好会出现软件语言ic设计速成班哦,大干快上!
 楼主| 发表于 2018-5-12 16:59:58 | 显示全部楼层
回复 3# wsyctot


    那都是骗钱的行为,intel现在还有很多人工定制化版图。
发表于 2018-5-13 10:53:26 | 显示全部楼层
回复 4# 九鼎


   嗯,毕竟ic公司不可能像软件、互联网公司一样招一帮速成班出来的人
发表于 2020-4-28 09:19:48 | 显示全部楼层
顶一下,鄙人觉得python适合写脚本,但设计还是得用verilog和vhdl
发表于 2020-4-28 17:45:42 | 显示全部楼层
其他的编程语言不好实现”状态机“和“转移”这两个东西
发表于 2022-9-6 16:11:27 | 显示全部楼层
但落后的verilog最终肯定也是会被淘汰的
发表于 2022-9-12 09:23:36 | 显示全部楼层
Python Runtime Services

sys

System-specific parameters and functions
发表于 2022-9-12 09:26:41 | 显示全部楼层
Python Runtime Services

sys:
This module provides access to some variables used or maintained by the interpreter,
This module provides access to functions that interact strongly with the interpreter.

It is always available.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 06:26 , Processed in 0.025777 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表