在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2965|回复: 3

[讨论] ADC INL/DNL仿真咋弄

[复制链接]
发表于 2018-4-15 22:17:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,在网上找到一条:You can apply a slow input ramp (if differential as in your case you apply Vin+ from High level to low level while Vin- the opposite) and run a transient analysis. Also the ADC digital outputs must drive an ideal 10 bit DAC. The time for the ramp must have such a value that all the codes in the output of the DAC appear. I think that for an 10bit ADC it must be equal to 1024*Tclk.In this way you will get in the output of the DAC, the input ramp quantized in steps. It is easy then, by comparing the input ramp to the output steps to calculate the INL and DNL (the procedure is written in many textbooks ).
1.请问用ramp信号输入得到阶梯状输出后具体是如何比较呢?直接和输入相减吗?
2.我在差分ADC后面接了个理想的单端DAC,得到的是一个柱状图,请问怎么得到阶梯状图呢?
2.如果导入MATLAB是什么样的数据格式,是保存为文本再被MATLAB里调用,数据要预处理一下才能被MATLAB识别吗?
发表于 2018-4-16 16:36:06 | 显示全部楼层
输入给缓慢的理想斜坡信号,10bit的ADC仿真1024点,仿真会得到一个斜坡信号,按照DNL和INL定义,处理输出台阶信号,可以得到INL和DNL
发表于 2018-4-19 15:59:00 | 显示全部楼层



10位adc你给1024点的斜坡信号,那么dnl/inl分辨率只有0.5bit。仿真的时候如果时间允许给到0.1bit吧。楼主可以看看IEEEadc测试的标准。
发表于 2018-5-3 11:18:04 | 显示全部楼层
加斜坡信号或者sin信号的方法很耗时,斜坡信号要加很慢的斜坡每个Digital要10个点精度才0.1LSB,sin信号要非相干很多个周期。有个简单方法,ADC的INL和DNL其实就是里面的DAC引起的,你可以通过反着计算DAC,只用计算2^N个Digital数值对应翻译出来的Analog数值,就可以算INL和DNL了。
前端设计的ADC,不考虑寄生和mismatch各个电容的权重都是按标准的0.5、0.25、0.125等等设计的,INL/DNL都等于0。仿真要加寄生或者mismatch。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:45 , Processed in 0.018250 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表