在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 32108|回复: 160

[资料] Verilog CPU设计实例

[复制链接]
发表于 2018-3-29 19:16:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilogCPU设计.pdf (10.82 MB, 下载次数: 2471 )
Verilog硬件描述语言cpu设计实例.pdf (622.67 KB, 下载次数: 1050 )
发表于 2018-3-29 22:25:44 | 显示全部楼层
Thanks
发表于 2018-3-30 01:36:55 | 显示全部楼层
kan e kan
发表于 2018-3-30 09:10:25 | 显示全部楼层
感激不尽啊
发表于 2018-3-30 10:23:11 | 显示全部楼层
Looks great! Thanks for sharing.
发表于 2018-3-30 11:32:34 | 显示全部楼层
谢谢谢谢谢谢谢
发表于 2018-3-30 12:24:26 | 显示全部楼层
回复 1# dongmou
thank you for sharing
发表于 2018-3-30 18:00:21 | 显示全部楼层
it is too great
发表于 2018-3-30 18:01:18 | 显示全部楼层
Thx very much for you sharing
发表于 2018-3-30 18:20:55 | 显示全部楼层
回复 1# dongmou


   看看xiexie
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:02 , Processed in 0.027434 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表