在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6695|回复: 4

[求助] 关于模块实例化时找不到模块的问题

[复制链接]
发表于 2018-3-17 11:09:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x




  1. module adder(A,B,Cin,Sum,Cout);
  2.   input A,B,Cin;
  3.   output Sum,Cout;
  4.   wire Sum,Cout;
  5.   wire A,B,Cin;
  6.   wire T1,T2,T3;
  7.   assign Sum = (A^B)^Cin;
  8.   assign T1 = A&Cin;
  9.   assign T2 = B&Cin;
  10.   assign T3 = A&B;
  11.   assign Cout = (T1|T2)|T3;
  12. endmodule


  13. module multiplication4_4(a,b,c,clk);     
  14.   input [3:0] a,b;
  15.   input clk;
  16.   output [7:0] c;
  17.   wire [7:0] c;
  18.   wire Z = 0;
  19.   wire [15:0] mid;
  20.   wire [5:0] t;
  21.   wire s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10;
  22.   always@(posedge clk)
  23.   begin
  24.   assign c[0]=a[0]&b[0];
  25.   assign mid[1]=a[1]&b[0];
  26.   assign mid[2]=a[2]&b[0];
  27.   assign mid[3]=a[3]&b[0];
  28.   assign mid[4]=a[0]&b[1];
  29.   assign mid[5]=a[1]&b[1];
  30.   assign mid[6]=a[2]&b[1];
  31.   assign mid[7]=a[3]&b[1];
  32.   assign mid[8]=a[0]&b[2];
  33.   assign mid[9]=a[1]&b[2];
  34.   assign mid[10]=a[2]&b[2];
  35.   assign mid[11]=a[3]&b[2];
  36.   assign mid[12]=a[0]&b[3];
  37.   assign mid[13]=a[1]&b[3];
  38.   assign mid[14]=a[2]&b[3];
  39.   assign mid[15]=a[3]&b[3];
  40.   adder ad1(mid[1],mid[4],Z,c[1],s0);
  41.   adder ad2(mid[2],mid[5],Z,t[5],s1);
  42.   adder ad3(mid[3],mid[6],Z,t[4],s2);
  43.   adder ad4(t[5],mid[8],s0,c[2],s3);
  44.   adder ad5(t[4],mid[9],s1,t[3],s4);
  45.   adder ad6(mid[7],mid[10],s2,t[2],s5);
  46.   adder ad7(t[3],mid[12],s3,c[3],s6);
  47.   adder ad8(t[2],mid[13],s4,t[1],s7);
  48.   adder ad9 (mid[11],mid[14],s5,t[0],s8);
  49.   adder ad10 (t[1],Z,s6,c[4],s9);
  50.   adder ad11 (t[0],Z,s7,c[5],s10);
  51.   adder ad12 (mid[15],Z,s8,c[6],c[7]);
  52.   end
  53. endmodule



复制代码


Modelsim上的报错是“checker 'adder' not found.  Instantiation 'ad1' must be of a visible checker”,找不到adder模块,请大家帮我看看是什么问题
还有几个小问题:1.在always中赋值的参数要被定义为reg 型,那我在always中实例化一个加法器,这个加法器的输出也要定义为reg型吗?
2.如果加法器要在always中实例化,加法器模块的输出需要改为reg 型吗?
发表于 2018-3-18 11:32:37 | 显示全部楼层
代码语法有问题,把24  25  54行去掉
发表于 2018-3-18 15:27:00 | 显示全部楼层
例化语句和always是并行关系
 楼主| 发表于 2018-3-19 10:24:20 | 显示全部楼层
回复 3# gaurson

谢谢你,问题已经解决
 楼主| 发表于 2018-3-19 10:24:58 | 显示全部楼层
回复 2# rosshardware


   谢谢你
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:54 , Processed in 0.022483 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表