在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3936|回复: 4

[求助] 背栅接触(B端接源端还是VDD),这个有什么区别?

[复制链接]
发表于 2018-3-12 09:08:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
背栅接触(B端接源端还是VDD),这个有什么区别?

                               
登录/注册后可看大图


就是在考虑阱电位;


实例:

2.png


PMOS作为输入对管,其体端接源端还是VDD,这个有什么影响?
什么时候接源端?什么时候接VDD?
1.png
发表于 2018-3-12 10:17:43 | 显示全部楼层
同求   做过不少layout   两种都有   但是没有仔细研究过    一般designer怎么给 我们后面就怎么做
发表于 2018-3-12 11:15:39 | 显示全部楼层
应该是为了减小PMOS管的体效应, 体端接源端 会干净些吧 接VDD易受干扰
发表于 2018-3-12 13:21:06 | 显示全部楼层
thank you
发表于 2018-3-21 15:44:25 | 显示全部楼层
影响vth
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:20 , Processed in 0.023289 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表