在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2105|回复: 0

[讨论] 关于HDL模块划分

[复制链接]
发表于 2018-2-19 21:53:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在 Design Compiler 1 Workshop Student Guide 的脚注中有这样一段话,解释什么是 poorly partitioned sub-design:


A sub-design is considered “poorly partitioned” if all of its data inputs are not directly connected to
register outputs, or if all of its data outputs are not registered. In other words, a well partitioned sub­
design does not have hierarchy boundaries that “slice” through non-clock combinatorial logic or
register inputs.


按照这个解释,对于一个复杂的设计,在寄存器输出处划分模块(原文为sub-design)是一个好的设计,也就是说模块输出需要打一拍。这样理解是否正确?如果正确,是否有例外情况?能否举例说明?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 15:14 , Processed in 0.014369 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表