在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3920|回复: 3

[求助] cadence layout script

[复制链接]
发表于 2018-2-5 13:11:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Pcell设计有两种实现方法:一种是在版图辑器中进行图形化界面编辑,再将编辑好的单元
编译为sKilL脚本;另一种是直接使用SKⅡI.命令编写。在自动生成流程中,这两种方法目的都是为了得到编译好的skill脚本,从而批量替换脚本中的参数值。——《基于Pcell技术和SⅪLL语言的单管测试芯片版图自动生成》
请教大神,怎么在版图编辑器中生成编译好的skill script?
发表于 2019-12-18 21:58:55 | 显示全部楼层
基于Pcell技术和SⅪLL语言的单管测试芯片版图自动生成是啥?分享一下???609112343@qq.com
发表于 2019-12-19 14:40:03 | 显示全部楼层
本帖最后由 LLECP 于 2019-12-19 14:43 编辑

①virtuoso layoutPcell生成Skill FILE :PCell → compile → to skill File ②通过Skill script 生成Pcell : CIW窗口 load “.il路径”
发表于 2019-12-24 10:57:40 | 显示全部楼层

基于Pcell技术和SⅪLL语言的单管测试芯片版图自动生成是啥?分享一下???2251041518@qq.com
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 12:47 , Processed in 0.018518 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表