在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7769|回复: 6

[求助] 压焊块下放电路(circuit under pad)问题请教

[复制链接]
发表于 2018-1-21 17:48:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一款芯片,为了减小面积,将ESD保护器件放在PAD下。     发现一些半导体工艺厂商工艺文件里没有该方面的设计规则。
     而提供该设计规则的厂商,只允许放置他们提供的保护电路。
     我的问题是:
     1、CUP会给键合带来哪些可靠性问题?
     2、采用CUP设计的芯片,在封装前,需要和封装厂商确认哪些技术信息?

谢谢!
发表于 2018-1-22 16:49:43 | 显示全部楼层
键合时的应力有打裂PAD下器件的风险,CUP设计需要选用应力小的打线,(封装大厂机台稳定一般都不会有问题,小厂出问题的概率大,)
 楼主| 发表于 2018-1-22 20:12:53 | 显示全部楼层
回复 2# 6275849@qq.com

感谢回复。查了资料,说,金属上的介质,像材料梁(material rigid),在键合时,
会发生位移。

所以:
      1、定铝用厚铝
      2、下层的铝尽量用底层
      3、金属的面积要小

大家还知道哪些设计要点,请告知。
发表于 2018-1-25 22:45:59 | 显示全部楼层
对CUP的芯片,铜线wire bond工艺目前看到比较多的design rule要求铝层在1.0um以上, 有些工厂0.8。。。打金线的话,CUP基本没影响。
发表于 2020-9-2 15:39:43 | 显示全部楼层
学习学习
发表于 2020-9-2 15:43:38 | 显示全部楼层
学习学习
发表于 2021-8-3 21:38:15 | 显示全部楼层
学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:29 , Processed in 0.022484 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表