在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1534|回复: 0

[求助] 请教在FPGA中建立一个存储器模型的问题

[复制链接]
发表于 2018-1-13 00:10:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
公司项目中要用到一个存储器,asic设计和验证后需要进行FPGA验证,在建立存储器模型这里有些问题。存储器的datasheet中给出了READ和WRITE的时序关系,还有一些读写的使能信号。以READ模式为例,通常READ使能信号有效后要至少间隔一段时间,例如50us,然后clk_rd才能在上升沿读取数据,然后再clk_rd的下降沿数据被读出,能够被后级使用。
UVM仿真时,可以根据存储器的datasheet用sv写一个存储器的模型,因为仿真中加一些固定时间的延迟很方便。
但是在FPGA中,这些至少多长时间的延迟应该怎么建立模型,有些至少延迟10ns,我工作时钟才1.8MHz,对这个10ns的延迟应该怎么建立模型还是干脆用一个时钟周期的延迟。
求论坛中的各位大神指点迷津。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:52 , Processed in 0.016222 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表