在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1476|回复: 2

[求助] 做工程,直播错误,共性错误,欢迎大家给指导。

[复制链接]
发表于 2018-1-12 16:05:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA很繁琐,RTL过了,综合未必过,综合过了,实现未必过,实现过了,bit未必能生成,bit生成,write bit 未必能成功。
我现在的问题是write bit无法成功,即无法烧写成功。
捕获.PNG
为什么无法成功,ltx文件有问题,解决方案如下:
解决方案   
This error is seen when there is a mismatch between a .bit file and .ltx file.
Sometimes changes made in the ILA are not reflected in the .ltx file, causing a mismatch between the .ltx and .bit file.
To work around the issue, please do the following:
  • Open the synthesized design.
  • Use the following Tcl command:
write_debug_probes -force filename.ltx
Use the new .ltx file when programing the board.

但是我在tcl输入后又有问题。
netlist design是什么东西,vivado中没有听说过这个东西。
大家帮忙看看吧。
发表于 2018-1-12 16:11:18 | 显示全部楼层
你烧错 ltx文件了吧
 楼主| 发表于 2018-1-12 17:05:38 | 显示全部楼层
错误改正试出来了。
打开综合design就可以了。
关于ltx文件,我觉得是,我没具体查看,问题就是上面我贴的英文,给的解决方案,是正确的。

通过我的实践,认识如下:

1 为什么会出现这个问题:修改工程,各种编辑,然后综合实现,但是原先的ltx没有跟着更新,结果新旧产生矛盾冲突。
2. ILA是跟ltx文件有关的。
3.解决方法,打开综合design,提示过期一定要reload,tcl框中输入write_debug_probes -force filename.ltx
   ltx文件名随意,英文就行,注意输入这条命令回车之后,会提示你产生的ltx文件放在了哪个目录,之后烧写程序时,会烧写两个文件,ltx文件还有bit文件,ltx文件选择刚生成的ltx文件就可以了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:58 , Processed in 0.021695 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表