在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 1860|回复: 4

[招聘] 芯片版图Layout工程师 (深圳/惠州2~3名)

[复制链接]
发表于 2018-1-11 20:06:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 nuoan 于 2018-1-23 15:57 编辑

本公司由从国外著名大学留学归国并在著名半导体公司有多年工作经验的专家团队发起创建而成。  
公司以人为本,为加盟员工及有志在芯片领域做出一番事业的朋友提供优厚薪资、福利待遇和广阔发展空间。优秀员工将获得相应的股权激励。
工作地址:深圳/惠州
感兴趣且符合条件的候选人请发email到hr@vasemi.cn


芯片版图layout工程师 (深圳/惠州2~3名)

岗位职责:
1、协助设计工程师完成芯片版图布局;
2、根据芯片的布局,设计模块的内部布局并完成模块的版图设计;
3、做好DRC、LVS、LVL、GDS、NETLIST、SCHEMATIC及LAYOUT数据检查及备份,确保送出的数据准确无误;
4、协助设计工程师完成表单及设计文件归档等其它相关工作。

岗位要求:
1、大专及以上学历,3年以上模拟IC版图设计经验;
2、掌握virtuso、calibre等版图工具的使用,能够熟练应用virtuoso, VirtuosoXL, Astro, SoC Encounter等工具;
3、了解CMOS工艺、熟悉CMOS及RFIC设计规则,对电路匹配,寄生耦合,静电保护等重要概念有深入理解;
4、能读懂Command file文件,熟练DRC和LVS的工作流程,有较强的查错技能;
5、良好的英文读写能力。
 楼主| 发表于 2018-1-12 14:32:07 | 显示全部楼层
此帖仅作者可见
 楼主| 发表于 2018-1-23 17:22:57 | 显示全部楼层
此帖仅作者可见
 楼主| 发表于 2018-1-29 13:09:17 | 显示全部楼层
此帖仅作者可见
 楼主| 发表于 2018-2-12 10:04:17 | 显示全部楼层
此帖仅作者可见
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 23:35 , Processed in 0.019949 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表