IC设计十年，这个账户12年，大家有啥想问的随便问，大牛路过就好，主要是新人们

rvisk

回复 58# yxccc1108


   也没什么不好，我毕业第一年就是做DV

rvisk

回复 57# 董萌萌小姐


   spyglass我没这么用过

pseudofjxl

回复 1# rvisk
大神你好，我也是做FPGA数字设计方面的，想请教您一个问题。我对语法等都还比较了解，但是写代码遇到一些困难。如果要开发一个中大型的逻辑设计项目，初期对系统的认识还比较模糊，不知道接下来如何继续推进，有什么合理的方法或者步骤？比如要开发一个AHB总线项目，采用DMA方式传输数据，系统总线为32位，这种情况下，想问如何一步一步进行接下来的步骤，比如模块划分（功能划分）、时钟域分配等等，初期头脑里比较空白，有什么合理的思考方法 或者解决步骤是怎样的？
   

rvisk

回复 63# pseudofjxl


   你这个问题太大了
   简单的方法吧，你先看一个别人的的SOC设计，

   讲一些虚的，流程性的东西，对你没帮助

feige0553

楼主，我是做两年模拟的，有没有必要再学习数字设计，感觉数模混合以后应该会用到，现在遇到的数字电路比较简单都是自己用逻辑搭出来的

candy871921

你好！请问有xilinx hex2coe的转换小工具吗？查了半天，大家都说有两个小工具，先hex2bin，再bin2coe，但是bin2coe的工具找不到，你如果有的话能分享一下吗?

xjmillie

有个关于IO的问题：
1、IO的延时和信号频率之间有什么约束关系？IO延时不能大于信号周期（或者时钟周期的一半）？
2、如果时钟和数据都是从片外输入到片内，在片内用该时钟采集该数据（单边沿采样），IO上的延时有什么限制，因为数据和时钟都经过IO，看起来IO的延时大点小点似乎都没关系？

苍天如墨

回复 1# rvisk

你好，我想问一下我在用quartus_stp读取数据的时候第一次出错，第二次就对了，这是什么导致的啊

木风

楼主好，我是一个准研一学生，集成电路专业。现在导师确定的方向为模拟集成电路，电源管理方向。但是我个人对数字IC前端比较感兴趣，毕业后也希望从事IC前端的工作，现有两个问题希望得到您的指点：
1. 对研究生阶段如何准备有什么建议？
2. 模拟转数字前端容易吗？

不识君

楼主  我最近想学一下skill  有没有什么好的资料   分享一下
十分感谢